微机原理、汇编语言与接口技术 工业和信息化普通高等教育“十二五”规划教材立项项目 作者 周杰英 张萍 郭雪梅 黄方军 第2章 微处理器的结构.pptVIP

* 流水线：在CPU中把一条指令分解成多个可单独处理的操作，这些操作称为段（segment）或站（stage）。每个段由一个输入锁存器和一个处理电路组成，时钟信号同时送到各个段的输入锁存器。 S1 L 处理 电路 S2 L 处理 电路 Sk L 处理 电路 输入 输出 ... 时钟 Pentium微处理器新技术 * 80486的指令分PF、D1、D2、EX、WB五个操作步骤 0 1 2 3 4 5 6 8 7 时间 i1 PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB i2 i3 i4 流水线使一条指令需要顺序地经过多个站的处理才能完成，但是前后相连的几条指令可以依次流入流水线中，在多个站间重叠执行，因此可以实现指令的并行处理。 流水线 * Pentium微处理器的整数流水线 五个阶段的整数流水线 PF(预取)：处理器从代码cache中预取指令 D1(译码阶段1)：处理器对指令译码确定操作码和寻址信息。在这个阶段还进行指令的成对性检查和分支预测 D2(译码阶段2)：产生访问存储器的地址 EX(执行)：处理器或者访问数据cache，或者利用ALU、筒型移位器或其他功能单元计算结果 WB(写回)：利用指令运行结果更新寄存器和标志寄存器 * 超标量：配置多个执行部件和指令译码电路，能同时执行多条指令。 Pentium由三个执行单元组织而成，两个执行整型指令（U流水线和V流水线），一个执行浮点指令 Pentium可同时执行两条整型指令，或一条浮点指令 超标量 * 时间 i1 PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB i2 i3 i4 0 1 2 3 4 5 6 8 7 PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB i5 i6 i7 i8 U V U V U V U V Pentium的超标量流水线 * Pentium微处理器的分支预测 Pentium处理器设置了一个分支目标缓冲器BTB(Branch Target Buffer)，根据最近执行的分支指令的历史状况动态地预测程序分支。 在BTB中，保存了条件转移指令2位的历史信息，有4种状态，11为最可能发生转移，00为最不可能发生转移。新进入BTB指令的历史信息为11，此后出现一次未发生转移的情况，则将其减1，直到减为00；而发生一次转移，则将其加1，直到为11。 如果状态为11或10，则预测为发生转移；如果状态为00或01，则预测为不发生转移 * 借用寄存器 借用8个FPU寄存器最右边的64位的MMX寄存器。 增加新指令及新的数据类型 增加了57个MMX指令，采用了新的数据类型，包括压缩型字节、压缩型字、压缩型双字，使MMX CPU可以同时处理8个字节的数据，提高了CPU处理数据的能力。 支持单指令多数据技术 单指令多数据（Single-Instruction Multiple-Data，简称SIMD）技术，允许利用单个指令来处理多组数据，同时提供并行处理机制。 MMX技术 MultiMedia Extensions，多媒体扩展 * Intel公司在PentiumⅢ处理器中率先推出。包括70条指令，对目前流行的图像处理、浮点运算、3D运算、视频处理、音频处理等多媒体应用起到全面强化的作用；新增加了8个128位的寄存器，为XMM0~XMM7。 SSE之后，Intel推出SSE2指令集。SSE2包含144条指令：SSE部分和MMX部分。SSE部分主要负责处理浮点数，而MMX部分则专门计算整数。 Intel公司在Pentium4处理器上又新增加了SSE3指令集。SSE3指令集只有13条指令，可以提升处理器的超线程处理能力，使处理器能够更加快速的进行并行数据处理。 SSE技术 Streaming SIMD Extensions单指令多数据流扩展 2.3.2 Pentium 微处理器的功能结构 Pentium微处理器的功能结构主要包括10个部件：总线接口部件、分段和分页部件、U流水线和V流水线、指令Cache和数据Cache、指令预取部件、指令译码部件、控制部件、分支目标缓冲器BTB、浮点处理部件FPU和寄存器组。 Pentium微处理器的系统结构如下页图所示。 * Pentium微处理器的系统结构 * Pentium微处理器的寄存器组可分为以下几类： 1、基本寄存器组： ⑴通用寄存器；⑵指令指针寄存器；⑶标志寄存器； ⑷段寄存器。 2、系统寄存器组： ⑴控制寄存器；⑵系统地址寄存器；⑶调试寄存器；