- 1、本文档共35页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第3章 微处理器 第3章 微处理器 微型计算机是由一些具有不同功能的部件组成的,其中包含运算器和控制器电路的大规模集成电路称为微处理器,又称为中央处理器(CPU),其职能是执行算术运算和逻辑运算,并负责控制整个计算机系统,使之能自动协调地完成各种操作。 【学习目标】 ? 了解CPU的发展过程。 ? 了解80486的内部基本结构。 ? 了解80486的外部基本引脚。 ? 认识CPU的内部寄存器。 ? 认识CPU的流水线操作过程。 3.1 CPU的发展史 8086是高性能的第三代微处理器,采用HMOS工艺制造,其内部包含约29000个晶体管。8086是Intel系列的16位微处理器,即CPU在处理数据时以16个二进制位作为处理单位。8086有16根数据线和20根地址线。因为可用20位地址,所以可寻址的地址空间达字节即1MB。8086工作时只要一个5V电源和一个时钟频率为5MHz的时钟。 CPU的发展过程经历了以下几个阶段。 (1)从8080/8085到8086。 (2)从8086到8088。 (3)80286、80386及80486。 (4)从Pentium到Pentium 4以及64位CPU的问世。 3.2 80486微处理器 80486 CPU是一种32位的微处理器,它与其他微处理器的内部结构及外部引脚基本相同,所以以80486 CPU为例可以很好地说明CPU的基本结构及功能。本节将对80486 CPU进行比较全面的介绍。 CPU内部由总线接口部件、高速缓存部件、代码预取部件、指令译码部件、浮点数部件、执行部件、段部件、分页部件、内部数据总线和内部控制总线组成,如图3-1所示。所有的部件都连接在内部总线上,并通过内部总线交换数据。 同时, CPU还提供了一些供多个部件共同使用的通用寄存器。许多寄存器对于编程者是不可见的,编程者可见的寄存器是指可以在程序命令中使用的那些寄存器,程序员可以通过对这些寄存器的编程操作来实现对CPU的控制。 各种CPU的引脚数目并不相同,下面以80486为例介绍32位CPU的外部引脚功能及信号构成。80486的外部引脚可分为数据总线引脚、地址总线引脚及控制总线引脚3种类型。图3-2所示为80486的引脚功能及信号示意图。 80486是32位微处理器,是由16位微处理器发展而来的。为了使已经在用户中流行的用于16位CPU的软件能继续使用,又能够充分发挥32位CPU的优势,32位CPU都采用多种工作模式的方法来解决这个问题。 80486采用3种工作方式。 ? 实地址方式(REAL):80486采用实地址方式使自身退回到8086状态,相当于一个功能更强、速度更快的16位微处理器。80486实地址方式的工作原理与8086基本相同,主要区别是80486能处理32位数据。 ? 保护方式(PROTECTED):采用保护方式可以充分发挥32位CPU的各项功能。在保护方式下,CPU可以访问232字节的物理存储空间,最大段长为232字节。 ? 虚拟8086方式(VIRTUAL 8086):在部分发挥32位CPU功能的环境中,用32位机的代码去模拟16位机的程序。虚拟8086方式是一种既能有效利用保护功能,又能执行8086的代码的工作方式。CPU的工作过程与保护方式下的工作过程相同,但程序指定的逻辑地址与8086有相同的解释,即由逻辑地址向物理地址转换的过程是相同的。 1.总线 总线是一组导线,是各种公共信号线的集合,是微型计算机中各组成部分传输信息共同使用的“公共通路”。CPU中的总线包括数据总线、地址总线和控制总线。 (1)数据总线(Data Bus,DB) 数据总线用来传输数据信息,是双向三态(1、0、高阻)总线,通过数据总线,CPU既可从内存或输入设备读入数据,又可将内部数据送至内存或输出设备。当其他主设备使用数据总线时,CPU将其设为高阻状态(此时,CPU与DB之间切断电气连接)。 (2)地址总线(Address Bus,AB) 地址总线用于传送CPU发出的地址信息,是单向三态(1、0、高阻)总线。传送地址信息的目的是指明与CPU交换信息的内存单元或I/O设备的具体位置。同样,当其他主设备使用地址总线时,CPU将其设为高阻状态。 1.总线 (3)控制总线(Control Bus,CB) 控制总线用来传送控制信号、时序信号和状态信息等。其中有的信号是CPU向内存和外部设备发出的信息,有的信号则是内存或外部设备向CPU发出的信息,也有少数控制总线是双向分时使用的。可见,控制总线中每一条总线的数据传输方向都是确定的,但作为一个整体则是双向的,所以在各种结构框图中,凡涉及到控制总线CB的,均以双向线
您可能关注的文档
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 下册全部 第二十八章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 下册全部 第二十九章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 下册全部 第二十六章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 下册全部 第二十五章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 下册全部 第二十章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 下册全部 第十九章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 刑法学上册 第八章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 刑法学上册 第二章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 刑法学上册 第九章.ppt
- 刑法学(上下册)(21世纪中国高校法学系列教材) 作者 李洁 著 刑法学上册 第六章.ppt
文档评论(0)