VHDL复杂数字系统设计 作者 金西_ 第4章.pptVIP

  • 6
  • 0
  • 约4.44万字
  • 约 274页
  • 2015-12-13 发布于广东
  • 举报

VHDL复杂数字系统设计 作者 金西_ 第4章.ppt

library IEEE;  use IEEE.std_logic_1164.all;  entity displayvalue is port ( clk: in STD_LOGIC;  d_in: in STD_LOGIC_VECTOR (7 downto 0);  d_out: out STD_LOGIC_VECTOR (3 downto 0);  sel: out STD_LOGIC );  end displayvalue;   architecture displayvalue_arch of displayvalue is signal temp: std_logic;  begin 表 4-4 6. Virtex Virtex是大规模SRAM工艺的FPGA, 应用较为广泛,如表 4-5 所示。 表 4-5 7. Virtex-II VirtexII是大规模SRAM工艺的FPGA,属Virtex的下一代产品, 如表 4-6 所示 . 表 4-6 4.4.4 Xilinx XC9500器件选用 Xilinx XC9500器件将复杂可编程逻辑器件的高性能和灵活性等特点推向一个新的高度(如表 4-7)所示,并具有业界领先

文档评论(0)

1亿VIP精品文档

相关文档