《EDA课程设计论文》.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《EDA课程设计论文》.doc

EDA课程设计报告书 四人强大器设计 设计者 : 方草 李梦紫 指导老师 : 李敏老师 学 号 : 专业班级:10通信工程 湖北文理学院理工学院 2013.5 目录 一、摘要,关键字………………………………………………………3 二、正文…………………………………………………………………3 2.1设计任务及要求……………………………………………………3 2.2方案选择与论证……………………………………………………3 2.3方案的原理框图及其说明……………………………………………4 2.4硬件选择……………………………………………………………4 2.5系统设计详述………………………………………………………4 2.6系统仿真及分析…………………………………………………… 6 2.7下载测试及分析……………………………………………………9 2.8收获体会、存在问题和进一步的改进意见等…………………………10 三、参考文献……………………………………………………………10 VHDL语言实现四人抢答器的设计 作者:方草 李梦紫 指导老师:李敏老师 (湖北文理学院理工学院) [摘要]:随着基于PLD的EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用等领域的重要性日益突出。本文详细介绍EDA课程设计任务——四人抢答器的设计的详细设计过程及结果,并总结出心得体会。  [关键字]:EDA技术;VHDL语言;子模块;顶层模块;四人抢答器;   EDA技术作为现代电子设计技术的核心,它依赖强大的计算机,在EDA工具软件平台上,对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、逻辑简化、逻辑分割、逻辑综合,以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。详细介绍在QUARTUS II软件环境下开发基于VHDL语言四人抢答器的设计。 二.正文 1.设计任务及要求 1.设计内容 选用合适的可编程逻辑器件及外围电子元器件,设计一个四人抢答器,利用EDA 软件(QUARTUS Ⅱ)进行编译及仿真,设计输入可采用VHDL硬件描述语言输入法和原理图输入法,并下载到EDA实验开发系统,连接外围电路,完成实际验证。 2.设计要求 (1)具有抢答功能。 (2)具有鉴别功能。 (3)具有控制及清零和使能功能。 (4)具有倒计时功能。 (5)具有显示功能(LED灯显示和数码管显示)。 2.方案选择与论证 数字系统的设计采用自顶向下、由粗到细, 逐步分解的设计方法, 最顶层电路是指系统的整体要求, 最下层是具体的逻辑电路的实现。自顶向下的设计方法将一个复杂的系统逐渐分解成若干功能模块, 从而进行设计描述, 并且应用EDA 软件平台自动完成各功能模块的逻辑综合与优化, 门级电路的布局, 再下载到硬件中实现设计。 因此对于四人抢答器来说首先是鉴别功能和倒计时功能,然后能显示,附带功能是清零、使能。通过参考EDA课程设计指导书,有以下方案: 作为顶层文件有输入端口:时钟信号,清零按键,使能按键(两个),抢答按键;输出端口有:用于接数码管的八段码输出口,用以显示的LED灯端口。 底层文件分为:鉴别模块: 实现鉴别选手序列号的功能。计时模块:实现抢答倒计时和回答问题倒计时。报警模块:当遇到犯规报警。显示模块:有计数模块,选择模块和译码器模块构成,在视觉上实现三个数码管同时显示。 3.方案的原理框图及其说明 详细方框图 层次模块图 以上为方案原理图,当清零无效抢答使能有效时,计时模块在时钟脉冲的作用下开始倒计时,当有人抢答另一个使能有效时,再进行新的倒计时,所有要显示的数据通过计数模块和选择模块模块共同组成的扫描功能由译码模块译码输出。 4.硬件选择 本次选用cyclone系列EP1C30QC208-2芯片。外部需接2个不同频率的时钟信号,及几个上升沿按键,几个LED灯显示,并接扬声器和译码器的数码管。以上均由EDA试验箱提供。 5.系统设计详述 1. 整个系统的顶层文件如下图所示。其中输入端口有: Clk——用于jb模块、jis

文档评论(0)

ycwf + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档