电子设计自动化技术张永生 第2章新.ppt

第2章 可编程逻辑器件及编程开发技术 学习目标： 1）了解可编程逻辑器件及相关编程开发技术； 2）熟悉可编程逻辑器件的基本结构 。 第2章 可编程逻辑器件及编程开发技术 2.1　可编程逻辑器件概述2.2 可编程逻辑器件基本结构4.3 PAL和GAL器件的基本结构2.4 CPLD的基本结构　　本章小结　　本章习题 2.1　可编程逻辑器件概述 广义上的可编程逻辑器件是指一切通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定功能的数字集成电路。在数字电子系统领域，存在三种基本的器件类型：存储器、微处理器和逻辑器件。存储器用于存储随机信息。 微处理器执行软件指令以完成范围广泛的任务。 逻辑器件提供特定的功能。 常用的可编程逻辑器件主要有三大类： 简单的逻辑阵列（PAL/GAL） 复杂可编程逻辑器件（CPLD） 现场可编程逻辑器件（FPGA）等 逻辑器件可分为两大类： 即固定逻辑器件和可编程逻辑器件。 固定逻辑器件中的电路是永久性的，它们完成一种或一组功能，一旦制造完成，就无法改变；可编程逻辑器件（PLD）的功能可在任何时间改变，以实现多种不同的功能。 对于可编程逻辑器件，设计人员可利用价格低廉的软件工具快速开发、仿真和测试其设计。然后，可快速将其设计编程到器件中，并立即在实际运行的电路中对设计进行测试。 2.2 可编程逻辑器件基本结构 以比较简单的PLD可编程逻辑器件为例，其基本结构如图2-1所示。 图2-1 PLD的基本结构框图 输入缓冲电路可以产生输入变量的原变量和反变 量，与阵列由与门构成用以产生乘积项，或阵列由或 门构成用以产生乘积项之和形式的函数。 输出电路相对于不同PLD有所不同，有些是组合输 出结构，有些是时序输出结构，可以形成时序电路。 输出信号还可通过内部反馈到与阵列的输入端。 2.2.1 组合逻辑与时序逻辑的逻辑函数表达式 组合逻辑电路是具有一组输出和一组输入的非记忆性逻辑电路，它的基本特点是任何时刻的输出信号状态仅取决于该时刻各个输入信号状态的组合，而与电路在输入信号作用前的状态无关。 组合电路是由门电路组成的，但不包含存储信号的记忆单元，输出与输入间无反馈通路，信号是单向传输，且存在传输延迟时间。 组合逻辑电路的功能描述方法有真值表、逻辑表达式、逻辑图、卡诺图和波形图等。时序逻辑电路意时刻的输出信号不仅和当时的输入信号有关，而且还与电路原来的状态有关。 时序逻辑电路必然包含存储记忆单元电路。描述时序电路逻辑功能的方法有：三个方程（输出方程、驱动方程、状态方程）、状态转换表、状态转换图和时序图等。 1．组合逻辑的逻辑函数表达式 Yi=Fi(X1,X2,X3,···Xm)，i=1,2,3,···m 式中：Xi为输入布尔量，Yi为输出布尔量。 逻辑函数式可实现最佳化，如果不允许反变量输入时，可以在逻辑门的输入端加接反相器（非门）来消除反变量。 逻辑式的最简化与逻辑电路的最简化并非始终一致。用最少的门电路来实现最简化逻辑式的逻辑关系，这就是逻辑电路最佳化的问题。逻辑电路的最佳化也要从逻辑式入手，这就是逻辑式的最佳化。 实现最佳化的步骤如下： 1、化简给出的与或型逻辑式； 2、确定各个与项的代替因子； 3、寻找对各个与项都能适用的公共代替因子，若实在找不到，只好通过加接非门来获得反变量； 4、Morgan定理将使用代替因子的与或式展成与非表达式，用与非门即可实现最佳化线路。 例如，P= ，按上述步骤进行优化后得到的表达式为 F= 其对应实现的逻辑图如图2-2所示。 2．时序逻辑的逻辑函数表达式 一般同步时序逻辑电路结构框图如图2-3所示。 图2-3 同步时序逻辑电路结构框图 一般同步时序逻辑电路按其状态的改变方式不同，可分为同步时序逻辑与异步时序逻辑。同步时序逻辑是在同一个时钟脉冲控制下改变状态，而异步时序逻辑则是在输入信号（脉冲或电位）控制下改变状态。由图2-3可见，同步时序逻辑电路由组合逻辑电路和记忆电路两部分组成。 其中： X1， X2，...Xn ，外部输入信号