《八路抢答器的电路设计》.doc

一．设计题目 2 二．设计要求 2 三．设计方案 2 四、具体设计过程 3 (一)设计采用元件 3 （二）主要单元电路的设计 3 1.抢答电路设计 3 2.报警电路设计 4 3.分数显示，预置、加减分数电路设计 4 五、主要元器件介绍 6 （1）74HC573 6 （2）74LS148 7 （3）数码显示译码器 9 （4）555 11 （5）74LS190 13 六、调试过程及问题 14 七、参考书目 15 八.电路总图 16 一．设计题目 设计一个8路抢答器 二．设计要求 1．给定的主要器件：74LS148 、74LS573 、555 、计数器 2. 功能要求：设计一个智力竞赛抢答器，可同时共8名选手参加比赛，并具有定时抢答功能。具体功能要求如下： 基本功能： （1） 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛， （2） 主持人可以进行预置分数和加/减分控制。 （3） 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。 三．设计方案 多路智力竞赛抢答器的组成框 该设计抢答器的电路主要是由抢答开关电路、触发电路、触发锁存电路、编码器、七段显示译码器几部分构成。 工作原理为： 接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。 四、具体设计过程 (一)设计采用元件 集成电路 74ls190 x2 4511x3 74ls148x1 74ls573x1 555x1 电容 100uf x1 4.7uf x1 电阻 10K x9 15k x1 510x1 220k x1 180kx1 1kx3 其他 三极管X1 二极管X2 非门X2 LED数码管X3 导线若干 （二）主要单元电路的设计 1.抢答电路设计 抢答电路的功能有两个：分辨出选手按按钮的先后，并锁存优先抢答者的编号，供译码显示电路用；二是使其他选手的按钮无效。用优先编码器74LS148和74HC573锁存器可实现上诉功能，其电路组成如下图： 2.报警电路设计 由555定时器和三极管构成的报警电路如下图所示。555构成单稳态触发器，当C2的正极电平由高变低时，会使555的3脚输出一个正脉冲，从而使三极管导通，蜂鸣器发声，发光二极管发光。其发光时间长短由R和C1控制。 3.分数显示，预置、加减分数电路设计 根据要求可知，分数显示要可以加减、预置分数。用74LS190构成的计数器可实现此功能，用一片190只能在0—9分范围内加减，无实际意义，故采用两片190构成两位十进制加减计数器，分数可在0—99范围内加减。显示分数还是采用常用的CC4511驱动LED显示分数。其电路如下图 此图为两组分数，8组则再需上图中的元件6套（按钮开关、二极管、电阻以及左边的那个非门不再需要）。在连接电路时，将各组对应的190的使能端（上图中的悬空端接到改组对应的抢答电路的573和148之间对应的线上即可。 五、主要元器件介绍 （1）74HC573 1.真值表 ： Dn LE OE On H H L H L H L L X L L Q0 X X H Z 这个就是真值表,表示这个芯片在输入和其它的情况下的输出情况。 每个芯片的数据手册（datasheet）中都有真值表。 布尔逻辑比较简单,在此不赘述; 2. 高阻态 就是输出既不是高电平,也不是低电平,而是高阻抗的状态;在这种状态下,可以 多个芯片并联输出;但是,这些芯片中只能有一个处于非高阻态状态,否则会将芯 片烧毁; 高阻态的概念在RS232和RS422通讯中还可以用到。 3. 数据锁存 当输入的数据消失时,在芯片的输出端,数据仍然保持; 这个概念在并行数据扩展中经常使用到。 4. 数据缓冲 加强驱动能力。74LS244/74LS245/74LS373/74LS573都具备数据缓冲的能力。 OE：output_enable,输出使能; LE：latch_enable,数据锁存使能,latch是锁存的意思; Dn：第n路输入数据; On：第n路输出数据; 再看这个真值表,意思如下： 第四行：当OE＝1是,无论Dn、LE为何,输出端为高阻态;