分片式处理器一数据缓存的设计与优化.pdf

摘要 摘要 分片式处理器体系结构(TP：A)能够很好地应对纳米工艺代的功耗、线延迟、 设计和验证复杂度等一系列问题，是一种具有良好的性能扩展潜力的众核处理器 体系结构设计方案。作为一种新型的处理器体系结构，分片式处理器的一级数据 高速缓存是决定分片式处理器性能的一个重要因素，面临许多有待深入研究和解 决的问题，包括访存延迟、通信和同步、存储二义性，以及可扩展性等。本文探 索了分片式处理器(TPA．PI)的一级数据高速缓存的设计空间，提出了一种设计方 案，并通过对其性能影响因素的量化分析完成了对该设计方案的优化。 论文的主要研究内容和成果包括：(1)在充分调研学术界提出的分片式处理 器体系结构一级数据缓存设计方案的基础上，给出了分片式处理器TPA．PI的一 级数据缓存设计。一级数据缓存包含四个体以提高访存带宽，体与体之间的数据 按地址交叉存储以减少数据同步，体与体之间的通信通过片上网络来进行。一级 数据缓存主要包括LoadStore队列、缺失处理单元、存储依赖预测器等模块。 (2)分析了应用在TPA．PI块执行模型下的数据依赖特征，提出了对TPA．PI的一 级数据缓存设计的第一种优化一改进存储依赖预测器。模拟结果表明改进的存储 依赖预测器可以提高大部分应用的存储依赖预测率。(3)分析了TPA．PI块执行模 型的访存特征的基础上，提出了对TPA．PI的一级数据缓存设计的第二种优化一 利用数据预取机制降低访存延迟。模拟结果表明数据预取机制可以减少访存指令 的访存延迟。 本文针对SPECCPU2000中部分程序的初步实验结果表明：两种优化方案 在占用很少的片上资源的情况下可以适应大多数的应用程序。 关键词：分片式处理器体系结构一级数据缓存存储依赖预测数据预取 Abstract Abstract TiledProcessor annovel of many-core Architecture(TPA)，asimplementation as architecturewith wellwith suchpower goodscalability,cancope challenges of andverification intheera consumption，wiredelay,design complexity decisive 1 DataCachehasaconsiderableorevensomehow TPA，L nanotechnology．In ofissues onthewhole whichtherestillneedsfurtherresearch impact performance，on suchas and and latency,communication ambiguity synchron