数字式电压表报告.docVIP

设 计 报 告 课程名称 电子技术基Ⅲ 任课教师 周泽华 设计题目 数字电压表的设计 班级 12级电子2班 姓名 王乐天 袁正 张子豪 学号 1205012011 1205012010 1205012008 日期 2014年12月9日 目录 摘 要 1 关键词 1 正文 1 一、题目分析 1 二、方案论证选择 1 三、模块化设计 2 1、A/D转换控制模块 2 2、数据转换模块 5 3.显示译码模块 8 4.顶层设计 11 四、硬件测试说明 12 五、总结 13 六、参考文献 14 七、附录（程序说明） 14  基于FPGA的数字电压表的设计 摘 要 电子设计自动化(electronic design automation,EDA)是近几年迅速发展起来的将计算机软件、硬件、微电子技术交叉运用的现代电子设计。其中EDA设计语言中的VHDL语言是一种快速的电路设计工具，功能涵盖了电路描述、电路、电路仿真等三大电路设计。本电压表的电路设计用VHDL语言完成的。此次设计主要应用的软件是美国A公司自行设计的一种CAE软件工具，即。本次所设计的电压表的测量范围是～5V，精度为0.0V。此电压表的设计特点为：通过软件编程下载到硬件实现,设计周期短,开发效率高 关键词 电子设计自动 VHDL A/D采集 数字电压表 正文 一、题目分析 本次设计实现的要求为利用一个8位A/D转换器，将连续的模拟电信号转换成离散的数字电信号，并加以显示，量程为5V，分辨率为0.02V，三位数码管显示，其中一位为整数，其他两位为小数。对于这个设计要求可以细分为三个设计模块，即A/D转换控制模块、数据转换控制模块、动态扫描与译码模块，采用模块化设计。其整体设计框图如下： 数字电压表整体设计框图 二、方案论证选择 方案一：利用89C51单片机，AD0809芯片，数码管，C语言完成设计； 方案二：利用FPGA芯片，AD0809芯片，数码管，VHDL语言完成设计。 方案选择：方案一较方案二成本较低，但在硬件仿真及转换速度和精度上远不及方案二，另外此次课程设计是基于FPGA环境下设计，有现成的硬件（GW48实验箱），且可以巩固自己所学VHDL语言用于实际电路上的编写，故我们组选择方案二。 三、模块化设计 分析：A/D转化控制模块控制外部A/D转换器（AD0809），动态扫描与译码电路模块向外部数码管显示电路输出数据。 1、A/D转换控制模块 （1）A/D转换器 本次实验选用ADC0809芯片，ADC0809是采样分辨率为8位的、以逐次逼近原理进行模—数转换的器件。其内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟输入信号中的一个进行A/D转换。 START是转换启动信号，高电平有效;ALE是3位通道选择地址(ADDC, ADDB, ADDA)信号的锁存信号。当模拟量送至某一输入端(IN1或IN2等)，由3位地址信号选择，而地址信号由ALE锁存;EOC是转换情况状态信号(类似于AD574的STATUS)，当启动转换约100us后，EOC产生一个负脉冲，以表示转换结束;在EOC的上升沿后，若使输出使能信号OE为高电平，则控制打开三态缓冲器，把转换好的8位数据结果输至数据总线。至此ADC0809的一次转换结束了。 ADC0809原理图 各引脚功能如下： 1）．IN7～IN0—8路模拟量输入通道。ADC0809对输入模拟量的要求主要有：信号单极性，电压范围0～5V。 2）．ADDA、ADDB、ADDC—地址线。A为低位地址，C为高位地址，用于对8路模拟通道进行选择，引脚图中相应为ADDA、ADDB和ADDC。组成3位二进制码000～111，分别选中IN0～IN7 3）．ALE—地址锁存允许信号。由低至高电平的正跳变将通道地址锁存至地址锁存器中。 4）．START—启动转换信号。START上跳沿时，所有内部寄存器清0；START下跳沿时，开始进行A/D转换。在A/D转换期间，START应保持低电平。 5）．D7～D0—数据输出线。为三态缓冲输出形式，可以和单片机的数据线直接相连。 6）．OE—输出允许信号。用于控制三态输出锁存器向单片机上输出转换得到的数据。OE=0，输出数据线呈高电阻态；OE=1，输出转换得到的数据。 7）．CLOCK—时钟信号。ADC0809内部没有时钟电路，所需时钟信号由外界提供，要求频率范围10kHz～1.2MHz。通常使用频率为500 kHz的时钟信号。 8）．EOC—转换结束状态