线路板之高速设计(一).pdfVIP

深圳线路板之：高速PCB设计 深圳市中润电路科技有限公司作为专业的线路板供应商，结合自生多年的PCB生产 经验及与不同客户交流之心得。我们小结一些电路板高速工作时要注意项点及设计方法以供参考。 在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度，所有这些 都需要灵活处理。 在高速电路设计方面，有很多基础理论还存在争议，许多计算公式都是通过实验得来的经验公 式。在实际产品开发过程中，经验就显得尤其重要，它不但为你节省了大量的开发成本，而且为产 品的可靠性提供了有力的保证！ 高速PCB设计 （一）、电子系统设计所面临的挑战 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设 计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟 频率超过50MHz，将近20% 的设计主频超过120MHz。 当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到 120MHz时， 除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术 已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实 现设计过程的可控性。 （二）、什么是高速电路 通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路 已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。 实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿 （或称信 号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动 端的上升时间，则认为此类信号是高速信号并产生传输线效应。 信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固 定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状 态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加 的波形就有可能会改变逻辑状态。 （三）、高速信号的确定 上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于 1/2驱动端的信号 上升时间？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中 由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。 PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束 多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大 布线长度为7.62mm。 设Tr 为信号上升时间，Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd ≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问 题区域的信号，应该使用高速布线方法。 （四）、什么是传输线 PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值 0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加 到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔 离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号 和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端 并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种 效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。 （五）、传输线效应 基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 ·反射信号Reflected signals ·延时和时序错误Delay Timing errors ·多次跨越逻辑电平门限错误False Switching ·过冲与下冲Overshoot/Undershoot ·串扰Induced Noise (or crosstalk) ·电磁辐射EMI radiation 5.1 反射信号 如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，