毕业设计（论文）_基于CPLD的数字钟设计.docVIP

摘要 CPLD/FPGA是近几年集成电路中发展最快的产品。由于CPLD性能的高速发展以及设计人员自身能力的提高，可编程逻辑器件供应商将进一步扩大可编程芯片的领地，将复杂的专用芯片挤向高端和超复杂应用。据IC Insights的数据显示，CPLD市场从1999年的29亿美元增长到去年的56亿美元，几乎翻了一番。Matas预计这种高速增长局面以后很难出现，但可编程逻辑器件依然是集成电路中最具活力和前途的产业。 本文介绍了利用CPLD 器件ispLSI1032E 采用在系统编程技术构成数字钟控系统的基本过程,本系统在东南大学SE-3 型ISP 数字实验机上通过仿真实验,只要设计出印刷电路板即可使该系统成为实际产品。实践证明,在系统编程技术与新型可编程逻辑器件的结合,可以将一个复杂的数字系统大部分功能在一片CPLD 器件内实现,这不仅简化了数字系统的设计过程,而且大大减少了系统所用器件的数量,提高了系统的可靠性与性价比。 关键词：CPLD，数字钟控，SE-3 型ISP 数字实验机，Lattice 目录 摘要 1 目录 2 一 系统简介 3 1.CPLD简介 3 （1）CPLD的发展历史及应用领域 3 （2）CPLD器件特点 4 （3）如何使用CPLD 4 （4）FPGA与CPLD的辨别和分类 5 2.数码管显示器简介 5 （1）数码管的分类 5 （2）数码管的驱动方式 6 （3）数码管参数 6 （4）数码管应用 7 （5）数码管使用的电流与电压 7 （6）恒流驱动与非恒流驱动对数码管的影响 7 (7)怎样测量数码管引脚 8 二 系统电路设计 9 1．数字钟控系统的基本结构 9 2．数字钟在ispLSI1032E 内的实现 10 （1）秒计数模块 11 （2）分计数模块 11 （3）时计数模块 12 （4）上下午(A/P)转换模块 13 （5）数字钟的组装 14 3.时控系统的设计 14 （1）二—十进制译码电路 14 （2）时间选择矩阵 15 4.数字钟控系统构成 16 三 结束语 18 四 参考文献 19 附录一：部分程序清单 20 一 系统简介 1.CPLD简介 　　CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。 　　CPLD主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。 CPLD的发展历史及应用领域　　20世纪70年代，最早的可编程逻辑器件--PLD诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成（相当于房子盖好后人工设计局部室内结构），因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷，20世纪80年代中期，推出了复杂可编程逻辑器件--CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。 CPLD器件特点　　它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。 如何使用CPLD　　CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。 　　这里以抢答器为例讲一下它的设计（装修）过程，即芯片的设计流程。CPLD的工作大部分是在电脑上完成的。打开集成开发软件(Altera公司 Max+pluxII)→画原理图、写硬件描述语言（VHDL，Verilog）→编译→给出逻辑电路的输入激励信号，进行仿真，查看逻辑输出结果是否正确→进行管脚输入、