七进制异步减法计数器(无效状态为)序列信号发生器组合逻辑函数..doc

课程设计任务书 学院 信息科学与工程学院 专业 电子信息工程 学生姓名 学号 设计题目 数字电子设计题目： 1、七进制异步减法计数器（无效状态为001） 2、序列信号发生器（000111） 3、组合逻辑函数（） 模拟电子设计题目： 1、滞回比较器 2、反向比例运算电路 3、二级放大电路 4、电压串联负反馈 内容及要求： 一．数字电子部分 1．利用触发器和逻辑门电路，设计十三进制同步减法计数器、序列信号发生器 2．根据设计电路图进行连线进行验证 3．在multisim环境下分析仿真结果，给出仿真波形图 二．模拟电子部分 1．采用multisim 仿真软件建立电路模型； 2．对电路进行理论分析、计算； 3．在multisim环境下分析仿真结果，给出仿真波形图。 进度安排： 第一周：数字电子设计 第1天： 1．指导教师布置课程设计题目及任务 2．课程设计指导教师就相关问题单独进行指导 3．查找相关资料并且进行电路的初步设计 第2~4天： 1．根据具体设计题目进行最后总体设计 2．课程设计指导教师就相关问题单独进行指导 3．利用实验平台进行课程设计的具体实验 4．指导教师进行验收 第5天： 1．完成课程设计报告 2．指导教师针对课程设计进行答辩 第二周