接口第八章DMA..ppt

(10)基字节计数器 16位，存放DMA传送的总字节数，在初始化时，由CPU以先低字节后高字节顺序写入。传送过程中基字节数计数器的内容不变，当自动预置时，将它的内容重新装入当前字节数计数器。若欲传送N字节，则写基字节计数器的字节总数应为N－1。只能写，不能读。 16位，存放DMA传送过程中没有传送完的字节数，在每次传送之后，字节数计数器减1，减到0时，便产生EOP，表示字节数传送完毕。它的初值与基字节数计数器的内容相同，并且两者由CPU同时写入同一端口的。自动预置时，EOP信号使当前字节数计数器的内容重新预置为基计数值。可读。 (11)当前字节计数器 DMA传送过程时序图 DMA传送过程时序图 ● 4、DMA控制的工作时序 DMA的7种状态周期SI，S0，S1，S2，S3，S4及SW SI SI S0 DREQ S0 S1 S2 S3 S4 HLDA 通知I/O SW SW 数据传输状态 空闲状态 请求应答态 被动 主动状态 未 就 绪 单字节 块字节 读 写 接管 判断 DMA操作 P233图8.38 DMA传送过程时序图 SI 采样外设发来的DMA请求DREQn.如DREQn=1 设置HRQ S0 采样HLDA判定DREQn优先权 S1 ①发ADSTB ②发AEN ，表示DMA控制总线 ③送高4位 S2 ①送A0—A7低位地址 ②并通过DB0—DB7，输出高8位地址A8—A15 ③向I/0发DACKn S3 发READ（即MEMR或IOR） 将数据从发送部分读至总线 SW 采样 READY线 S4 发出WRITE（即MEMW或IOW） 数据由总线写到接收部分，完成2个字节的交换。地址寄存器加1字节计数器减1 EOP=0 DREQn HLDA 单字节传送 EOP≠0 成组传送 速度跟不上时增加Sw 扩展写信号 SI SI S0 S1 S2 S3 S4 S2 S3 S4 SI SI S0 CLK DREQ HRQ HLDA A8~A15 有效地址 有效地址 AEN ADSTB DB0~DB7 A0~A7 DACK IOR MEMR IOW MEMW 8237A的DMA时序 8237A-5的DMA时序 1、交作业 2、本周作业 作业 P253 9、10、13、16 补充DMA初始化编程：使用DMA通道2将内存60000H开始的2K字节内容按DMA读方式传给外设。当A7A6A5A4=1100时译码器输出使此片8237A的 CS=0，编写相应程序。（DACK高有效，DREQ低有效，旋转优先级，不扩展写。） ● 5、DMA系统组成 DMA系统组成 74LS670（612） DMA页面寄存器 锁存器 RAM 20位地址 CPU 读RAM 写RAM D0~7 S0~7 A0~3 A0~3 DB0~7 A0~7 A0~7 IOR IOW 总线 控制器 S0~2 总线 裁决 机构 S0~1 总线请求 总线应答 HRQ HLDA 数据传送线 IOR MEMR IOW MEMW EOP DACK0 DACK1 DACK2 DACK3 DRQ2 DRQ3 DRQ1 DRQ0 I/O设备 读I/O设备 写I/O设备 计数终止 I/O设备0 I/O设备1 I/O设备2 I/O设备3 DMA 控制器 总线信号封锁 A8-15 A16-19 1. 如何提供存贮器的地址 （1）DMAC只能提供16位地址： A0~A7（低8位） DB0 ~DB7（高8位） （2）PC/XT地址总线20位：① DMAC提供16位A0~A15 ②页面地址寄存器4位， A16 ~A19 DMAC有效地址的生成 有效地址：当DMAC取得总线控制权后，作为系统为主控制器，它如何向存储器和I/O设备发地址信号。 DMAC有效地址的生成 64K 0# 1# 2# 3# A0~7 8237A DMAC 74LS 244 74LS373 页面 74LS670 A8~15 A16~19 8 4 D0~7 DMAAEN G 8 WRTDMAPG WA WB GW A1 A0 RA RB GR ADSTB DACK3 DACK2 G E 地址总线20位 A0 ~A7 由DMA