全新AD9852(中).docVIP

特征 300MHZ的内部的时钟频率 集成的 12位的高速正交D/A转换器 超高速的, 3 ps 均方根值 跳动比较器 优良的动态性能:在100MHZ(+-1MHZ) AOUT的范围内有80db的SFDR（无寄生动态范围） 内部时钟输入端有4～20倍可编程参考时钟锁相倍频电路 双向48位可编程频率寄存器 双向14位可编程相位寄存器 12位幅度调制器和可编程的波形开/关键功能 单路的FSK和BPSK数据接口 单路线性或非线性调频信号与单管脚的频率的“锁定”功能 频率抬高的FSK（频移键控） 在时钟模式中RMS（均方根值）的总抖动〈25PS 双向自动扫描 Sin(x)/x 校正 单一化控制接口 10MHZ的2线或3线接口和100MHZ8位并行接口 AD9852–规格（VS = 3.3 V +- 5%, RSET= 3.9 kV，外部参考时钟频率= 30 MHz , 外部参考时钟频率20MHz ，AD9852AST参考时钟倍频允许在10倍频, 除非其他的有提示.) 注意： 1．参考时钟的输入被配置为接受1Vpp（最低）的直流偏移正弦波VDD的1.5倍或3VTTL的水平脉冲输入重要提示: 在80引线LQFP,如果同时最高气温85最高内部时钟频率为200兆赫,可导致最高结温150 ° C而烧毁。 6．所有功能使用中。 7．除Sinc外所有功能都使用中. 8．除逆Sinc内和数字乘法器. 最大绝对额定值 Maximum Junction Temperature（最高结温度） . . . . . . . . . . . . . . . . 150?C VS（输入电压） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 V Digital Inputs（数字输入）. . . . . . . . . . . . . . . . . . . . . . . . –0.7 V to +VS Digital Output Current（数字输出电流） . . . . . . . . . . . . . . . . . . . . . . . . . 5 mA Storage Temperature （存储温度）. . . . . . . . . . . . . . . . . . –65?C to +150?C Operating Temperature（运行温度） . . . . . . . . . . . . . . . . . –40?C to +85?C Lead Temperature (Soldering 10 sec)（引导温度） . . . . . . . . . . . . . 300?C Maximum Clock Frequency （最大时钟频率）. . . . . . . . . . . . . . . . . . 300 MHz 引脚功能描述 管脚结构 a.数模转换输出 b.比较器的输出 c.比较器的输入 d.数字输入 图1.等效输出与输入电路 AD9852 图2-7显示了AD9852从19.2MHz到119.1MHz基本输出的带宽失真，Reference Clock（参考时钟）= 30 MHz, REFCLK Multiplier（参考时钟乘法器） = 10. 每个图形绘制从0兆赫至150兆赫.REFCLK Multiplier（参考时钟乘法器）电路被占用时临时离散杂散能量REFCLK Multiply旁路时300MHz的EXTCLK（外部时钟） 当REFCLK Multiply=10X时300MHz的EXTCLK 图9.窄带的SFDR，39.1MHz,50MHz的BW， 图11. 窄带的SFDR，39.1MHz,50MHz的BW， 当REFCLK Multiply旁路时300MHz的EXTCLK 当REFCLK Mul