TAS3108(1-10)_cn.docVIP

2功能描述2.1设备描述TAS3108和TAS3108IA是完全可编程的高性能音频处理器。该器件使用一个高效率，可定制，多指令的专门为数字音频处理算法进行了优化的编程环境。 TAS3108/TAS3108IA架构由于使用了48位数据路径、28位滤波器的系数和一个单周期的28x48位乘法器与76位累加器而提供高品质的音频处理，一个嵌入的8051微处理器为TAS3108/TAS3108IA提供算法和数据控制。 TAS3108是用于家用音响和其他商业应用的商业版本。 TAS3108IA是汽车版，适用于汽车应用。 2.2电源供应电源供应包含提供TAS3108/TAS3108IA各个部分的模拟和数字稳压电源的电源稳压器。外部只需一个3.3 V电源。其他所有的电压都由外部的3.3V电源产生。 2.3时钟控制TAS3108/TAS3108IA可以是音频数据主时钟或从时钟设备。在主时钟模式下，它产生MCLK，SCLK和LRCLK。在从时钟模式下，它接受的MCLK，SCLK和LRCLK。它可以产生或接受从6MHz到24.576MHz的主时钟。主或从操作通过I2C的寄存器0x00设置。 TAS3108/TAS3108IA可以使用一个6 MHz到20 MHz或一个6 MHz，24.576 MHz的晶体，无论是主时钟模式还是从时钟模式，3.3V的MCLKI都是主时钟的数字输入。在从时钟模式下，主时钟频率并不需要是采样率的整数倍。 TAS3108/TAS3108IA不支持时钟误差检测。如果时钟发生错误，TAS3108/TAS3108IA并不能阻止输出无效的数据或时钟。这意味着，应用系统的设计必须能够处理时钟误差。 2.4串行音频端口（SAPS）串行音频数据是SDIN1，SDIN2，SDIN3和SDIN4引脚输入。串行音频数据引脚SDOUT1，SDOUT2，SDOUT3，SDOUT4输出。 TAS3108/TAS3108IA接受32-，44.1-，48，88.2-96-，176.4，192 kHz的串行数据。四个端口这三2通道数据格式。除了支持2声道格式，SDIN1和SDOUT1还提供支持时分多路复用（TDM）4，6，或8通道数据格式。数据格式通过I2C寄存器0x00可选。所有输入通道必须使用相同的数据格式。所有输出通道必须使用相同的数据格式。但是，输入和输出格式可以是不同的。 2.5 M8051Warp微处理器M8051Warp（8051）微处理器控制I2C读取和写入，并参与一些需要多帧（）处理音频任务处理。8051处理器执行些控制和音频DSP核心和I2C接口之间的数据交换。它还提供SAP接口模式控制和时钟控制。微码GPIO引脚编程后一个输入或输出。欲了解更多信息，请参阅TAS3108/TAS3108IA固件编程指南（SLEU067）。 2.6 I2C控制接口TAS3108/TAS3108IA拥有一个只接收命令系统控制器提供状态I2C从机接口（1和SCL1），一个从外部存储器EEPROM等下载程序数据单独的主I2C接口（SDA2 SCL2）欲了解更多信息，请参阅6段。 2.7音频DSP核心音频DSP核心的算术单元算术单元数据系数存储器块组成的定点计算引擎。音频DSP核心的主要特点是：带有76位累加器的48位数据路径硬件乘法器（28位48位）单周期内存读/写访问输入是48位数据从SAP紧随LRCLK脉冲复2S补。输出是32位2S补四个巴士上的数据。延迟存储器单独控制分离系数存储器（28位）和数据存储器（48位）线性反馈移位寄存器（LFSR）是一个随机数发生器，可用于音频抖动。为方便微处理器系数RAM，数据RAM，LFSR种子，程序计数器和内存指针映射到相同5.88K内存空间。内存接口模块包含四个指针两个数据存储器和两个系数存储器。音频DSP核心实现音频处理功能。 3物理特性。 3.1分配 3.2说明 3.3复位（RESET）RESET引脚是一个恢复TAS3108/TAS3108IA默认配置异步控制信号复位发生时，音频DSP核心进入状态8051开始初始化。RESET引脚启动时必须存在一个有效的MCLKI或XTLI。RESET引脚。三个内部电源上电。只要RESET保持低电平，该设备复位状态。在复位过程中，I2C串行数据总线操作被忽略。I2C接口SCL和SDA进入高阻抗状态，并保持该状态，直到设备初始化已完成。复位脉冲的上升沿开始内存设置寄存器默认值初始化内务管理。一旦这些完成后，TAS3108/TAS3108IA主I2C接口，禁止从I2C接口。然后TAS3108/TAS3108IA2.6节所述I2C接口的EEPROM。 3.4上电复位（复位）上电时，建议TAS3108/TAS3108IA保持低电