1.8伏8比特25兆赫兹流水线结构模数转换器.pdfVIP

丫 652366 摘 要 本篇论文在分析比较了各种高速模数转换器的结构特点后，采用流水线结构 完成了一个1.8伏8比特125兆赫兹采样频率模数转换器的设计与芯片实现，研 究探讨了高速模数转换器的测试方法，并测试了本篇论文所设计的模数转换器的 主要性能参数。 模数转换器以每级1.5位的7级流水线结构实现。输入端采样保持电路的输 入输出共模电压均由内部产生并相互独立以提高了运放的动态范围，结合栅压自 举采样开关的使用，采样保持电路可以抑制输入信号共模电压的漂移。单级增益 自举的folded-cascode运算放大器在获得高速、高增益、大输出摆幅的同时尽量 降低其功耗，并逐级缩小电容及运放的尺寸以进一步优化功耗。芯片实现时，采 用时钟树驱动独立分布的时钟发生电路避免高速工作情况下由时钟延时的不匹 配造成的相位误差;同时，每级均有独立的偏置电路，由全局的电流源驱动，减 小偏置压降与级间干扰。 芯片采用中芯国际(SMIc)的。.18}tm,1.8V，单层多晶，六层金属，Mim 电容的CMOs工艺实现 有效面积(不包括PAD的面积)为0.4mmz。电路工作电