可编程电路技术课程设计指导书讲解.docVIP

可编程电路技术课程设计指导 课程教学目的及要求： 目的：1. 巩固理论课阶段VHDL编程和CPLD/FPGA器件的开发应用知识； 2.培养学生逻辑设计能力和采用EDA方法进行设计的思想培养学生实际动手设计和实现复杂数字电路系统的能力。 要求：1. 深化EDA设计流程的概念并以实践巩固； 2. 深入掌握EDA主流软件QuartusII以及相应的SOPC EDK，掌握仿真工具signaltap的应用； 3. 学习良好的技术文档撰写方法与文风。 方法：1. 基于业界主流平台，用具体的设计题目为切入点，以流程分工为标准接口展开。 设计过程； 1.在课程设计实施前将题目和使用的工具下放学生； 2. 做好阶段性总结，分设计、仿真验证、电路实现、下载结果四个阶段进行验收，最后答辩并提交报告。 课程设计报告要求 1、课题要求； 2、课题的设计方案和方案比较； 3、各模块设计原理和实现（顶层~底层，根据不同的方法进行描述，给出具体实现步骤，包括程序流程、关键程序及其说明）； 4、仿真与测试（给出仿真波形，简单进行分析测试）； 5、创新点，独到的设计； 6、课程设计中的体会； 7、附录：参考文献、源程序（带注释）； 8、课程设计结束后一周内连电子程序按班交齐。 可编程电路原理课程设计目录 1 多功能数字钟的设计 1 1.1 设计要求 1 1.2 设计提示 1 2 数字式竞赛抢答器 3 2.1 设计要求 3 2.2 设计提示 3 3 数字频率计 5 3.1 设计要求 5 3.2 设计提示 5 4 拔河游戏机 7 4.1设计要求 7 4.2设计提示 7 5 洗衣机控制器 9 5.1 设计要求 9 5.2设计提示 9 6 电子密码锁 12 6.1设计要求 12 6.2设计提示 12 7 脉冲按键电话按键显示器 15 7.1 设计要求 15 7.2 设计提示 15 8 乘法器 18 8.1设计要求 18 8.2设计提示 18 9 简易音乐播放器 20 9.1设计任务 20 9.2设计提示 20 10乒乓球比赛游戏机 24 4.1设计要求 24 11 出租车自动计费器 25 11.1设计要求 25 11.2设计提示 25 12 自动售邮票机 27 12.1设计要求 27 12.2设计提示 27 13 信号发生器系统设计 29 13.1设计要求 29 13.2设计提示 29 14画图仪的设计 33 14.1设计要求 33 15温湿度计的设计 34 15.1设计要求 34 16 DIY基于FPGA 的数字系统 35 16.1设计要求 35 1 多功能数字钟的设计 1.1 设计要求 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校时间，每逢整点，产生报时音报时。系统框图如图1-1所示： 图1-1 多功能数字钟系统框图 显示部分可以使用数码管（基本）或液晶LCD（扩展）。 1.2 设计提示 此设计问题可分为主控电路、计数器模块和扫描显示三大部，主控电路中各种特殊功能的实现设计问题的关键。 用两个电平信号A、B进行模式选择，AB=00为模式0，系统为计时状态；AB=01为模式1，系统为手动校时状态；AB=10为模式2，系统为闹钟设置状态。 设置一个turn信号，当turn=0时，表示在手动校对时，选择调整分钟部分；当turn=1时，表示在手动校对时，选择调整小时部分。 设置一个change信号，在手动校时或闹钟设置模式下，每按一次，计数器加1。 设置一个reset信号，当reset=0时，整个系统复位；当reset=1时，系统进行计时或其他特殊功能操作。 设置一个闹钟设置信号reset1，当reset1=0时，对闹钟进行设置，当reset1=0时，关闭闹钟信号。 设置状态显示信号（连发光二极管）：LD_alert指示是否设置了闹铃功能；LD_h指示当前调整的是小时信号；LD_m指示当前调整的是分钟信号。 当闹钟功能设置后（LD_alert=1），系统应启动一个比较电路，当计时与预设闹铃时间相等时，启动闹铃声，直到关闭闹铃信号有效。 整点报时部分由分和秒计时同时为0（或60）启动，与闹铃共用一个扬声器驱动信号out。 系统计时时钟为clk=1Hz，选择另一时钟clk_lk=1024Hz作为产生闹铃声、报时音的时钟信号。 主控电路状态表如表1-1所示。硬件系统示意图如图1-2所示。 表 1-1 数字钟主控电路状态表 模式 选择 秒、分、时计数器秒冲 输出状态 备注 reset reset1 A B turn LD_h LD_m LD_alert 0 x x x x x 0 0 0 系统复位 1 x 0 0 x