卷积码编码器及Viterbi译码器的设计详解.doc

毕业论文（设计） 题目：卷积码编码器及Viterbi译码器的设计 学生姓名学号： 系别： 电气信息工程学院 专业： 届 ： 指导教师： 前言 2 1 卷积码 3 1.1卷积码基本概念 3 1.2 卷积码的编码 4 1.3 卷积码的译码 4 1.4 卷积码的 Viterbi 译码 5 2.卷积码编码器及Viterbi译码器的设计系统方案制定 8 2.1 方案提出 8 2.2 方案论证 8 2.3方案选择 9 2.4硬件实现 10 3.卷积码编码器及Viterbi译码器的设计系统的仿真和调试 10 3.1仿真软件介绍 10 3.2 系统仿真实现 10 3.3 卷积码实现 12 3.4 数据分析 14 4 SIMULINK下仿真设计 15 4.1卷积码的仿真 15 4.2 SIMULINK模块仿真参数设置及意义 16 5总结 20 5.1 设计小结 20 5.2收获体会 20 5.3 展望 21 6参考文献： 21  卷积码的学生：陈琳指导老师：王千春 (淮南师范学院电气信息工程学院摘要本毕业设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真，并进行误码率分析。在毕业设计中，系统开发平台为Windows Vista Ultimate，程序设计与仿真均采用Matlab R2007a(7.4)，最后仿真详单与理论分析一致。 关键词毕业论文；卷积码译码器；Matlab；设计与仿真esign of the Viterbi Convolutional Code Encoder and Decoder Student: Chen Lin（Instructor:） （Electrical and information engineering college of communication engineering） Abstract ：This course design mainly resolves to a convolutional code sequence for Viterbi Viterbi decoding output, and through the Matlab software to carry on the design and simulation, and analysis of bit error rate. In curriculum design, system development platform for Windows Vista Ultimate, program design and simulation using Matlab R2007a (7.4), and finally the simulation list is consistent with theoretical analysis. Key words ：graduation thesis; Convolutional code decoder; Matlab; Design and simulation 前 言 本设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真。卷积码的译码有两种方法——软判决和硬判决，此设计采用硬判决的维特比译码。 编码方法和解码方式。编写卷积码的编码和解码程序。 卷积码是一种性能优越的信道编码。(n ,k ,N) 表示把 k 个信息比特编成 n 个比特，N 为编码约束长度,说明编码过程中互相约束的码段个数。卷积码编码后的 n 个码元不仅与当前组的 k 个信息比特有关,而且与前 N - 1 个输入组的信息比特有关。编码过程中相互关联的码元有 N ×n 个。R = k/ n 是卷积码 的码率,码率和约束长度是衡量卷积码的两个重要参数。 卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。卷积码的纠错能力随着 N 的增加而增大，而差错率随着 N 的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。分组码的译码算法可以由其代数特性得到。卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码)，但性能不如维特比译码和序列译码。2 卷积码的 图一种卷积码编码器方框图图 卷积码的编码器一般都比较简单。下图是一般情况下的卷积码编码器框图。它包括：一个由 N 段组成的输入移位寄存器，每段有 k 级，共 Nk 位寄存器； 一组 n 个模 2 和相加器；一个由