PCI-E硬件测试方法详解.doc

PCI-Express硬件测试 目 录 1 PCI-E物理层概述 5 2 PCI-E电气子块(Ver 1.0) 6 2.1 电气子块规则 6 2.1.1 规则：时钟 6 2.1.2 规则：AC耦合 7 2.1.3 规则：互连 7 2.1.4 规则：终端匹配 7 2.1.5 规则：DC共模电压 7 2.1.6 规则：ESD 7 2.1.7 规则：短路 7 2.1.8 规则：接收检测 7 2.1.9 规则：电气空闲态 9 2.2 电气信号规则 9 2.2.1 规则：信号定义 9 2.2.2 规则：损耗 10 2.2.3 规则：抖动Jitter和误码率BER 10 2.2.4 规则：去加重De-emphasis 10 2.2.5 规则：Beacon唤醒信号 11 2.3 发送端眼图模板 12 2.4 接收端眼图模板 12 2.5 一致性测试负载 13 3 PHY电气测试项目 13 3.1 通用测试项目 14 3.2 发送端测试项目 14 3.3 接收端测试项目 16 3.4 母板测试项目 17 3.5 插卡测试项目 17 4 TEK测试方案简介 18 4.1 两个SMA通道连接 18 4.2 一个带SMA输入差分探头P7350SMA测试 18 4.3 两个单端有源探头P7260测试 19 4.4 一个差分探头P73xx测试 19 5 PHY电气测试用例 20 5.1 符合性_PCI-E时钟精度测试 20 5.2 符合性_SSC扩频时钟测试 20 5.3 符合性_PCI-E一致性测试 21 5.4 符合性_PCI-E眼图测试 23 5.5 符合性_PCI-E抖动测试 25 5.6 符合性_PCI-E通道间偏斜测试 26 5.7 符合性_PCI-E插卡功耗测试 26 6 参考文档 27 图目录 图1 Express物理层通道结构 5 图2 物理层的逻辑和电气子部分 5 图3 物理层逻辑子部分“链接训练状态逻辑状态机” 6 图4 接收端检测原理 8 图5 接收端检测结果 9 图6 去加重采样波形 10 图7 30kHz Beacon采样波形（周期33us） 11 图8 500MHz Beacon采样波形（周期2ns） 12 图9 近端（发送端）眼图模板 12 图10 远端（接收端）眼图模板 13 图11 一致性测试负载 13 图12 两个SMA通道连接 18 图13 一个带SMA输入差分探头P7350SMA测试 19 图14 两个单端有源探头P7260测试 19 图15 一个差分探头P73xx测试 20 PCI-E物理层概述 物理层的基本连接构成是两对低压差分信号：一对用于接收，另一对用于发送。数据以8bit/10bit编码单向传送速率可达2.5Gbps，时钟信号内嵌入数据流。物理层将物理层数据包从一个PCI Express器件的数据链路层传到另一PCI Express器件的数据链路层。 Express物理层通道结构 物理层由两个子部分组成，分为逻辑子块和电气子块，如下图所示： 物理层的逻辑和电气子部分 逻辑子块和电气子块通过一个控制和状态寄存器，或者类似功能的单元进行接口，实现每个发送状态的协调。逻辑子块直接控制和管理物理层的功能。 逻辑子块包含发送和接收2个部分，主要功能包括：重启、链路初始化、配置（速率、链路带宽、通道映射、Lane之间的de-skew等）、数据编码/解码(8B/10B)、数据扰码等。 物理层逻辑子部分“链接训练状态逻辑状态机” 电气子块包括一个发送和一个接收，主要功能包括包转换、电源管理、热插拔等。PCI Express规范电气子块部分对通道的串行收发差分对的时钟精度、终端匹配、直流共模电压、ESD、短路、接收端检测、电气空闲状态定义和识别、发送和接收信号的指标、抖动、损耗、信号眼图指标等都进行了详细和明确的定义，以下章节详细描述。 PCI-E电气子块 电气子块 规则：时钟 扩频信号频率2.5GHz额定频率的+0%～-0.5%内SSC带来的偏差； 调制信号频率为30kHz～33kHz； 时钟为+/-300ppm、链路两端设备间度600ppm（包括SSC和非SSC两种模式； 使用SSC调制时链路两端设备时钟频率相同。 AC耦合 ≤ 发送端AC耦合电容 ≤ 规则：互连 包括测试仪器探头等效电容在内，互连线对地总电容最大3nF； 终端匹配 传输差分信号时发送端差分输出阻抗ZTX-DIFF-DCΩ、最大120Ω、典型值100Ω；发送端输出阻抗ZTX-DCΩ； 判据2：差分信号空闲时发送端输出阻抗ZTX-DCΩ； 判据3：接收端差分输入阻抗ZRX-DIFF-DCΩ、最大120Ω、典型值100Ω；输入阻抗ZRX-DCΩ、最大60Ω、典型值50Ω； 判据4：设备掉电、重启接收端输入阻抗ZRX-HIGH-IMP-DCΩ；