第3章门电路祥解.ppt

高电平噪声容限 低电平噪声容限 0.5V 扇出系数： （反映负载能力强弱）: 定义：门电路驱动同类门的数目。 低电平时的扇出系数 驱动门最大输出低电平电流（灌电流） 负载门最大低电平输入电流 高电平时的扇出系数 驱动门最大输出高电平电流（拉电流） 负载门最大高电平输入电流 两个值以绝对值较小的作为门电路的标称扇出系数 标准型：10 S型：10 LS型：20 F型：33 拉电流负载能力 灌电流负载能力 电源及功耗 电源中的电流尖峰，会对整个数字系统造成干扰，必须对 电源总线添加去耦措施：串接高频电感或并接去耦电容，0.1uf。 门截止时的功耗： 门导通时的功耗： 平均功耗： 若把两门的输出端并接起来 高电平 低电平 导通 导通 由于两门的输出均呈现低阻 抗，并接后的电流 , 将大大超过晶体管的允许值，而使芯片烧坏。 故严禁TTL图腾柱输出端 并接使用 三、TTL门的其他输出、输入结构 允许输出端并联工作的集电极开路输出和三态输出结构 1、集电极开路门（OC门） TTL 2输入或非门（OC门）：74LS02 0.3V 0.3V 1V 1V 截止 截止 截止 A、外接上拉电阻，使输出F为高电平 高电平 低电平 反向 导通 导通 低电平 电路功能：或非门 B、符号 C、输出并接线与功能 2、三态输出门（3S门) A、三种输出状态 高电平 1 低电平 0 高阻输出状态 Z 使能端 选通端 0 1 截止 截止 电路的工作状态完全 受A的控制， 0.3V 1.0V 截止 截止 高电平 B、符号 C、输出有条件并接 三态输出标记 三态门的用途： 可将多个三态门的输出并接到一 条总线（BUS）上，实现多路信 号的串行传送 利用四总线缓冲器，将四 路并行输入数据D1、D2、 D3、D4，变成串行数据出 现在总线上，只要四个使 能信号C1、C2、C3、C4 轮流为低电平即可 三态总线只能使多路输入信号按序输出，保证同一总线上 的三态门中，任一时刻总只有一个三态门能正常操作，而 其余三态门都应该处于高阻状态 五、集成电路的封装 3-6 金属－氧化物－半导体逻辑（MOSL） 所以输出为低电平。 一、 NMOS门电路 1．NMOS非门 逻辑关系： 输入高电平，T1导通 （2）当输入Vi为低电平0V时， 2．NMOS门电路 （1）与非门 T1截止，输出为高电平。 所以电路实现了非逻辑。 0 1 0 1 B L A 0 0 1 1 输 入 1 1 1 0 输出 与非真值表 （2）或非门 0 1 0 1 B L A 0 0 1 1 输 入 1 0 0 0 输出 或非真值表 二、互补MOS反相器（CMOS） 两管互为负载，故称为互补 MOS电路，因此在电路中见 不到电阻 4000及14000系列，称为标准系列，VDD可选3~18V HC及AC等系列，VDD则可选2～6V 三、静态CMOS门电路 高电平 导通 截止 低电平 低电平 低电平 截止 截止 导通 导通 高电平 MOS电路使用时的注意事项： 由于MOS管的输入阻抗很高，可达 所以CMOS电路的输入端是不允许开路的； 否则，微量的感应电荷，都会产生明显的甚至是危险的 感应电压，烧坏器件。 输出端的保护问题（与TTL类似） 1）ＭＯＳ器件输出端既不允许 和电源短接，也不允许和地短接， 否则输出级的ＭＯＳ管就会因过 流而损坏。 2）在ＣＭＯＳ电路中除了三端输 出器件外，不允许两个器件输出 端并接 。 作业 3.1 3.2 3.9 （a）(b) 3.10(b) 返回 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 第三章 门 电 路 杭州电子科技大学电子信息学院 教材原著：《数字电路》 龚之春 编著 第三章 门电路 现代数字集成电路，就是在半导体硅一类材料的芯片上， 用特殊工艺制造出大量晶体管，同时布上适当的连线， 再经测试和封装而成。 数字集成电路中晶体管工作在开关状态 模拟电路中晶体管工作在线性状态 3-1 晶体管的开关特性及反相器 二极管 三极管 一、二极管开关特性 正向阈值 对硅管约为0.7~0.8V 对锗管约为0.3V 1、二极管特点 二极管的近似特性曲线 导通区Ⅰ：