扩展性包容性和顺序一致性.ppt

1.发送到存储的命令可能由于冲突到达的次序不同，而且不重现（也可能同一个节点发出的对同一个存储的两个访问由于路径的不同到达也可能不同。 2.Cache的副本更新或失效的次序（时间）不同 3.不同处理机看到的发问结果次序不同（回程交叉） * * 既然影响存储访问的因素有到达存储器延迟(网络),存储器访问时间变化,处理器了解的时间差和读写时间差异等,可以划分存取访问为三阶段 上一个写操作全局完成，才能读，读全局完成后才能下一个写操作 * 1.多次执行结果一样 2.每台处理机执行操作和程序中的次序一致 * 每台处理机的访存次序一致（看到的和执行的次序、执行的次序和程序的次序、每台处理机的所有存储器访问的全局次序一致） * * 一台处理机的访问全局结束才能进行下一个访问。不排除其他处理机对该共享存储单元的访问。 如果顺序一致性，p1和p2在进行写操作时，以逻辑时钟保证x单元p1先于p2，即p3和p4读出的一致先读出a，再读出b。放松后，不在意先读出那个值。即不需要以逻辑时钟保证先写入a或b * * 上图中： 由一台处理机发出的存和交换操作放在该处理机的一个专用的存缓冲器中，它是以先进先出方式工作的。这样，对一台给定的处理机来说，存储器就按次序执行这些操作，而这一次序是和该处理机发出这些操作的次序相同的（即按程序次序）。 存储次序是与开关从一台处理机到另一台处理机的切换次序相对应的。 * 一台处理机的取操作首先要检查其缓冲器，看它是否有对同一单元的存操作存在。如有，则该取操作要回送这个最新存入的值；否则，该取操作就直接送到存储器。在取操作回送一个值之前，处理机不能发新的操作，被逻辑地阻塞。 交换操作是做一次取和一次存。象存操作一样，它被放在存缓冲器里，象取操作一样，它使处理机阻塞。 由于不是所有的取操作都立即送到存储器去，因而，通常取操作不按存储次序出现。 * DBS（Dubois，Scheurich，Briggs(1986)）模型的弱化表现在同步点强制实施顺序一致性上。 TSO模型的弱化表现在用FIFO缓冲器对读、存和交换操作实行不同的处理上。 * 4） 释放一致性模型（Release Consistency，RC） 由Ghakachorloo等(1990) 提出释放一致性模型。是最不严格的存储器模型。 弱一致性模型进入临界区和退出临界区都是应用同步变量。是否存在进入临界区和退出临界区具有不同的效果，如将临界区的结果送出去是退出临界区，而接收数据是进入临界区。能否以此再次挖掘以提高性能 * 释放一致性模型基本思想： 将同步访问分成两类 （1）获得访问（acquire access）：一种为得到许可访问共享区的同步访问（如上锁）。 （2）释放访问（Release access）：是放弃这种许可的写操作（如开锁）。 * 定义： 一次普通的读写完成前，要求所有以前的获得访问必须完成。 一次释放访问完成前，要求所有以前的读写必须完成。 这两类访问彼此都需要遵循处理机一致性。 （保证进入临界区的数据正确性） 注：弱一致性模型是以对同步变量访问为界。这里放松进入临界区条件。 * 优点： 弱一致性强加的排序限制不存在。 获得一般是读同步操作，释放一般是写同步操作，跟在释放后面的访问不必延迟。获得之前的访问也不必延迟。 解释： 获得同步操作（上锁操作或一个进程循环测试一个标志是否被置位）是指企图获得一片共享区域的存取权。 释放同步操作（解锁操作或一个进程置标志位）指获得了一片共享区域的存取权。 * 获得操作是通过读一个共享单元直到读到满足条件的值，因此，获得一般是读同步操作。 释放一般是写同步操作。释放操作是为了通知其它进程它前面的读已经全局完成，因此，直到它前面的读写已经全局完成，释放操作本身才能执行，处理机本身不必等到释放操作完成。 * 共享访问 竞争的 非竞争的 同步访问 非同步访问 获得 释放 * 两个访问至同一个存储单元，并且至少其中一个是写操作，则称此两个访问是冲突的。如这对冲突的访问来自不同的处理机，如又是无序执行，有可能同时执行，产生竞争，这两个访问形成竞争对。如一个访问在任何执行下都进入某个竞争对，则称此访问为竞争访问。 * 5） 四种模型的小结 1. 三类存储器行为 （1）所有处理机按程序次序执行，并有相同的观察顺序。 （2）所有处理机可不按程序次序执行，并有相同的观察顺序。 （3）不同处理机的执行可不按程序持续进行，观察顺序也可以不同。 * 2. 两类共享存储器系统 （1）原子存储器访问 如存储器更新，同时为所有处理机知道，则为原子存储访问。如存入的值同时可为所有处理机可读，即是。 原子存储器成为顺序一致的充分必要条件，就是要使所有存储器访问的执行都保持各自的程序次序。 * （2）非原子存储器访问 存储器的更新不能同时