课程设计(数字脉冲周期测试仪).docVIP

1.课程设计目的 目的: 通过两周的时间设计并制造出一台具有2位数字显示，测量脉冲周期的范围1~99毫秒；具有脉冲周期时间的测量和累加功能；具有手动清零，手动测量功能；测量精度为±1毫秒的数字周期测量仪。加深我们对模电和数电的理解，锻炼我们的动手能力。 2.课程设计正文 2.1.1系统分析： 设计原理：周期信号测试仪的基本原理是在被测信号的一个完整周期内，对时钟脉冲进行计数。2.1.2系统设计 原理框图： 2.2硬件方面的设计 2.2.1方案的设计： 2.2.1.1基准.数字脉冲产生电路 方案一：??????选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生信号。因此，一般采用石英晶体振荡器经过分频得到这一脉冲信号.如图所示为集成电路中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲。 晶体振荡器电路CD4060 是由一振荡器和 14 级二进制串行计数位组成。振荡器的结构可以是 RC 或晶电路。CR 为高电平时，计数器清零且振荡器停止工作。所有的计数器均为主-从触发器，在 /CP1 （和 CP0 ）的下降沿，计数器以二进制进行计数。2.2.1.3计数 计数器采用CD4510： CD4510 为可预置BCD 可逆计数器，该器件主要由四位具有同步时钟的D 型触发器（具有选通结构，提供T 型触发器功能）构成。具有可预置数、加减计数器和多片级联使用等功能。CD4510 具有复位CR，置数控制LD、并行数据D0～D3、加减控制U/ D 、时钟CP 和进位CI 等输入。CR 为高电平时，计数器清零。当LD 为高电平时，D0～D3 上的数据置入计数器中，CI 控制计数器的计数操作，CI ＝0 时，允许计数。此时，若U/ D为高电平，在CP 时钟上升沿计数器加1 计数；反之，在CP 时钟上升沿减1 计数。除了四个Q 输出外，还有一个进位/错位输出CO/ BO 。CD4510 提供了16 引线多陶瓷双列直插（D）、熔封陶瓷双列直插（J）、塑料双列直插（P）和陶瓷片状载体（C）4 种封装形式。译码和数码显示电路译码和数码显示电路是将数字钟和计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。本设计所选用的是半导体数码管，是用发光二极管（简称LED）组成的字形来显示数字，七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。半导体数码管有共阳极和共阴极两种类型。共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的。共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的。 当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码管则需输出高电平有效的译码器去驱动。译码数码显示电路图 2.2.2单元电路设计 2.2.2.1控制电路设计在被测信号发出后，被测信号的第一个下降沿使输出高电平，开启，允许脉冲通过，计数器开始计数。当被测信号的下一个下降沿到来后，输出低电平，闸门关闭，计数器停止计数。计数设计　显示模块设计　显示模块用来将十进制计数器的计数值输出至LED数码管进行显示。于是，首先要完成BCD／七段码的译码。 （a）引脚图 （b）器件 （c）功能表 2.控制部分：74LS00 74LS00：74LS00是一个四-2输入与非门电路﹐即在一块集成电路含有四个独立的与非门。每个与非门有2个输入端。74LS00芯片符号及引脚排列如图2-4(a)、(b)所示。 芯片符号 （b）引脚排列 输入 输出 A B Y 0 0 1 0 1 1 1 0 1 1 1 0 （ (c)真值表 3.计数部分：CD4017，CD4510 （1）CD4017：十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。 CD4017有10个输出端（O0～O9）和1个进位输出端～O5-9。每输入10个计数脉冲，～O5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。 CD4017有3个输（MR、CP0和~CP1），MR为清零端，当在MR端上加是2个时钟输入端，若要用上升沿来计数，