EDA与VHL实验指导书.docVIP

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术及应用实验指导书 2012年6月 目 录 实验一 熟悉Quartus II软件的基本使用方法………… 实验二 组合逻辑电路设计……………………………… 实验三 时序逻辑电路的设计…………………………………… 实验四 原理图法设计8位全加器……… 实验一:熟悉Quartus II软件的基本使用方法 我们将以简单的例子来介绍QuartusII的使用方法,包括设计输入,综合与适配,仿真测试,优化设计和编程下载等方法。 1、QuartusII的设计流程 图1、QuartusII的设计流程 2、计数器的VHDL设计 通过一个4位二进制计数器的设计实例,对QuartusII的重要功能和使用方法做一些说明,并详细介绍QuartusII的基本设计流程。 2.1创建工程和编辑设计文件 首先建立工作库目录,以便设计工程项目的存储。 任何一项设计都是一项工程(Project),都必须先设置一个存放与该工程相关的所有设计文件的文件夹。这个文件夹被EDA软件默认为工作库(Work Library)。不同的设计项目最好放在不同的文件夹中,同一工程的所有文件必须放在同一个文件夹中,文件夹设计不要设计在安装目录,不要将工程文件直接放在安装目录中。 图2-1、选择编辑文件的类型 图2-2、编辑输入设计文件(程序见教材例3-21) 图2-3、保持设计文件 2.2创建工程 在此利用New Project Wizard工具选项来创建设计工程,即令顶层设计cnt10.vhd为工程,并设计工程相关信息:工程名,目标器件,综合器,仿真器等。 图2-4、利用NewProjectWizard创建工程CNT4 图2-5、将相关文件加入工程 图2-6、选择仿真器和综合器 (4)选择芯片,单击图2-6中的Next按钮,选择目标芯片。首先在Family栏选择MAX7000S,在Available Device栏选择EPM7128SLC84-15,可以通过右侧的封装、引脚数、速度等条件来过滤选择,选好之后按“OK”。 2.3编译前设置 图2-8、选定目标芯片 2.4编译 图2-10、全程编译后出现的错误提示信息 图2-11、编译完成后的QuartusII管理窗口界面 实验结果1:综合后的RTL电路 2.5仿真 图2-13、新建矢量波形文件 图2-15、设置仿真时间区间 图2-16、插入节点信号 图2-17、选择节点 图2-18、插入了信号节点的波形编辑器 图2-19、设置时钟波形 图2-20、仿真成功信息 实验结果2:仿真波形图 实验二:组合逻辑电路的设计 实验目的: 熟悉QuartusII软件下的VHDL文本设计流程,学习简单组合逻辑的设计,多层次电路的设计、仿真和综合后的电路图的查看。 实验任务1: 利用QuartusII完成2选一多路选择器(见教材P42-44页例3-1到例3-3)的文本编辑输入(mux21a.vhd)和仿真测试,并给出仿真波形,最后查看综合电路图。 实验任务2: 将此2选1多路选择器看做是一个元件mux21a,利用元件例化语句描述设计一个4选1多路选择器(见教材P73-75页)并将此文件放在同一目录中。按照EDA设计步骤对上例进行编译,综合,仿真,做仿真波形分析,查看综合的电路图。 以下是4选一多路选择器参考程序: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUXK IS PORT (a1,a2,a3,s0,s1 : IN STD_LOGIC; outy : OUT STD_LOGIC ); END ENTITY MUXK; ARCHITECTURE BHV OF MUXK IS COMPONENT MUX21A PORT ( a,b,s : IN STD_LOGIC;

文档评论(0)

jizhun4585feici + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档