学习微机原理与接口技术教程分析.ppt

* §5.4 高速缓存（Cache) 了解： Cache的基本概念； 基本工作原理； 命中率； Cache的分级体系结构 * Cache的基本概念 设置Cache的理由： CPU与主存之间在执行速度上存在较大差异； 高速存储器芯片的价格较高； 设置Cache的条件： 程序的局部性原理 时间局部性： 最近的访问项可能在不久的将来再次被访问 空间局部性： 一个进程所访问的各项，其地址彼此很接近 * 二、动态随机存储器DRAM * 1. DRAM的特点 存储元主要由电容构成； 主要特点： 需要定时刷新。 * 2. 典型DRAM芯片2164A 2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址信号线； 地址信号线的数量仅 为同等容量SRAM芯 片的一半。 * 主要引线 行地址选通信号。用于锁存行地址； 列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。 DIN： 数据输入 DOUT：数据输出 WE=0 WE=1 WE：写允许信号 RAS： CAS： 数据写入 数据读出 * 工作原理 数据读出 数据写入 刷新 工作时序 * 刷新 将存放于每位中的信息读出再照原样写 入原单元的过程刷新 刷新时序 * 3