电子测量第六章解决方案.ppt

例题：使用上图电平振荡器，使输出频率为 fo=1235.5kHz,其刻度盘相应的读数应为什么? 第一步:调f1度盘至1230kHz附近,锁定指 示灯亮; 第二步:调f2度盘至5.5kHz; 则 fo=f1+f2=1230+5.5=1235.5kHz 1650 1700 0 0.5 1.0 f1(kHz) f2(kHz) （2） 小数分频法小数分频是通过可变分频和多次平均的办法实现 图6- 32 F- NPLL的组成 例: 分频比为4.3的实现过程 若分频比为4.3 ,则在输入信号fi的10个周期内，输出信号fo为43个周期。每一次循环过程中，在ui各周期内，累加器的值和其分频系数如表所示。 序号 1 2 3 4 5 6 7 8 9 10 累加值 3 6 9 2 5 8 1 4 7 0 分频 系数 4 4 4 5 4 4 5 4 4 5 例如要实现4.3的小数分频，只要在10次分频中作7（即10-3）次除4，3次除5就可以得到。又如，要实现7.32的小数分频，只要在每100次分频中作68（100-32）次除7，32次除8即可。 F- NPLL和NPLL比较： 在达到同样要求的情况下， 用F- NPLL要比只用NPLL简洁得多， 而且F- NPLL在频率分辨力、 频率范围、 噪声性能等方面都比较优越。 　　该方法将两个频率相差甚微的信号源进行差频混频。 混频器的输出频率fo为 　 如果fi2=fi1-Δf， 则 　　当N1和N2同步同值调节时，即N1=N2时, 则 fo=N2Δf　　　　　　　　 (6- 25) （3）. 微差混频法 6-3 直接数字合成技术 １ DDS组成原理 直接数字合成（Direct Digital Synthesis）的基本原理是基于取样技术和计算技术，通过数字合成来生成频率和相位对于固定的参考频率可调的信号。 一、直接数字合成基本原理 DDS的实现原理如下图所示 地址计数器 （÷N） 正弦波ROM 存储器 D/A LPF fc fo DDS组成原理 输出信号频率fo: 取决于两个因数： ⑴参考时钟频率；⑵ROM中存储的正弦波的每周期的点数； 如果地址计数器以步进M（M=1)进行累加，则可在fc和ROM数据不变的情况下改变输出频率，此时fo为： 地址计数器 （÷N） 正弦波ROM 存储器 D/A LPF fc fo DDS组成原理 2 相位累加器原理 当改变地址计数器计数步进值（即以值M来进行累加），并同时改变每周期采样点数，从而实现输出频率的改变 。地址计数器步进值改变可以通过相位累加法来实现 相位 锁存器 频率控制字 M 相位累加器 fr 波形存储 RAM D/A转换 LPF fo 24～48位 14～16位 相位累加器原理 设相位累加器位数为N，频率控制字为M，参考时钟频率为fc，则DDS输出频率为： 实际应用中一般取1≤M≤(N-2) 任意波发生器（Aibitray Wave Generator）：能产生任意波形的信号发生器 。 二、任意波形发生器 1? AWG的工作原理 任意波形发生器的原理与DDS基本相同，如下图所示 波形存储器 D/A转换器 滤波器 fs 输出 任意波形发生器原理 2 AWG的主要技术指标 ① 波形编辑功能。 ② 输出波形频率。 ③ 相位分辨力。 ④ 幅度分辨率。 ⑤ 输出通道数。 第六章 信号源 第六章 测量用信号源 6-1、信号发生器的功用和分类 一、信号源的作用 信号源是能够产生不同频率、不同幅度的规则或不规则波形的信号发生器。 信号源的用途主要有以下三方面： ☆ 激励源。 ☆ 信号仿真。 ☆ 标准信号源。 放大器放大倍数的测量 1、按输出波形分 正弦信号发生器： 脉冲信号发生器： 函数信号发生器： 噪声信号发生器： 二、信号发生器分类 正弦信号发生器最具普遍性和广泛性 正弦信号源特点： 1、正弦测试信号的波形不受线形电路或系统的影响。 2、在线形电路中，正弦激励的响应是同一频率的正弦波。 3、若已知线形系统对一切频率的响应，则可确定对任意 输入信号的响应。 例如：HP3325A 合成器/函数发生器 3. 按是否采用频率合成技术分类 频率合成式 非频率合成式 ? 超低频信号发生器 0.0001Hz～1000Hz； ? 低频信号发生器 1Hz～1MHz； ? 视频信号发生器 20Hz～10MHz； ? 高频信号发生器 200KHz～30MHz； ? 甚高频信号发生器