大规模集成电路-10-11分析报告.ppt

* ?セレクタ、レジスタを適切にコントロールすることにより様々な動作モードを可能にし ている。 ?元の回路に対しセレクタ1段分の遅延が発生する。 * ?TMSの値をセットし、TCKを印加することによりTAPコントローラの状態を順次遷移 させることができ、これによりバウンダリスキャンの動作を制御する。 * ?バウンダリスキャンの主な命令□IEEE1149.1必須命令 －EXTESTLSI間の接続チェックを行なうための命令 －SAMPLE/PRELOADLSIの入出力値を確認するために値の取り込み/設定をする命令 －BYPASSLSIをバイパスするとともに、LSIを通常状態にする命令□その他主なオプション命令 －INTESTボードに搭載された状態でLSI内部をテストするための命令 －RUNBISTLSI内部をテストするBISTを起動するための命令 * ?BIST（Built-In Self Test）はスキャンと並んで代表的なDFT手法である。 ?BISTはテストパターン発生器や、テスト出力応答評価部といった従来テスタが保持していた機能をチップに組み込むことによりテストを容易にしようという手法である。 ?チップに組み込むと言う制約からテストパターン発生器としては比較的ハードウェア量の少ないLFSR（Linear Feedback Shirt Register）、ROM、カウンタなどが用いられる。 ?チップに組み込むため、通常のテスタのように全入力系列に対する被テスト回路の出力応答の期待値を保持することは不可能であり、テスト出力圧縮器が用いられる。これには被テスト回路出力の論理“1”の数を数える1計数法、出力値の変化（0→1、1→0）の回数を数える遷移計数法や、シグネチャと呼ばれるデータ圧縮法を利用する方法が有る。 ?1計数器、遷移計数器はカウンタで実現でき、シグネチャ生成はMISR（マイザー）と呼ばれるハードウェアで実現できる。 * ?LFSR（Linear Feedback Shift Register: 線形帰還シフトレジスタ)は擬似ランダムパターン発生器としてBISTでは重用される。 ?図には4ｂｉｔのLFSR（生成多項式X4＋X+1)の構成例と発生パターンを示している。このLFSRではクロックが印加される毎にF/Fに格納されているデータが一つ下のF/Fに移る。最上段のF/Fには上から3番目のF/Fと4番目のF/Fの出力のEXORが入力される。図のように“1000”（一番左端のパターン）を初期値として与えると、クロックが印加される毎に“0100”、“0010”と順次パターンを発生し、“0001”まで発生することができる。これで“0000”以外の全組み合わせが発生できたことになる。もう1クロック印加すると初期値として与えた“1000”に戻り以後同じシーケンスを繰り返す。初期値として“0000”を与えると何クロックを印加しても“0000”から変化しない。 ?最終段のF/F（図で一番下）の出力以外の全F/Fの出力を入力とするNORゲートの出力をEXOR経由で先頭のF/Fにフィードバックすることによりあらゆる組み合わせのパターンを発生可能にできる。 * ?テスト出力圧縮器として良く用いられているのがMISR（マイザー）である。?MISRは図に示すように簡単な構造で実現可能である。?クロックが入力される毎に各F/Ｆに前段のF/Ｆと被テスト回路出力のEXORが入力される。例えばF/F(2）にはF/F(1）の出力と回路出力2のEXORが入力される。被テスト回路出力が何パターンであっても最終的にMISRの段数（MISRを構成するF/Fの数）のデータ（この例の場合は4ビット、これをシグネチャと呼ぶ）に圧縮されるため、圧縮率が高い。?全テストパターン（回路出力）入力後、シグネチャが読み出され、期待値と比較される。 * ?BIST法のメリットはテスト機能の一部をチップに搭載することにより得られるものである。 ?Burn-Inとは初期不良を除去することを目的として、高温状態で一定時間電圧を印加することを言う。BIST機能が組み込まれていると、クロックのみ外部から印加すればBurn-Inでパターンを印加できる。（ダイナミックバーンインの実現） ?テストパターン生成が不要と言うこともBISTの大きな特徴であり、スキャンテスト法と大きく異なる部分である。 ?BISTではGO/NOGOの判定結果のみ出力するため、チップ外部で得られるチップ内部の情報が極めて少ない。そのため不良解析は難しくなる。 * ?RAMBISTはASICに搭載されるSRAMのテスト手法として実用化が進んでいる。 ?RAMのテストは書き込んだデータを読み出すことが基本であり、期待値の