VHDL语言简介教案解析.pptVIP

第七章 VHDL语言简介 硬件描述语言：就是可以描述硬件电路的功能、信号的连接关系及定时关系语言。 最常用的HDL是VHDL和Verilog HDL 一、VHDL的发展史 二、VHDL的基本语法 三、VHDL程序的基本结构 四、VHDL的基本描述语句 五、基本逻辑电路设计 六、VHDL仿真与综合 一、VHDL的发展史 VHSIC 计划 美国国防部在上个世纪70年代末和80年代初提出的VHSIC（Very High Speed Integrated Circuit）计划的产物。1981年提出了一种新的硬件描述语言，称为VHSIC Hardware Description Language 。简称VHDL。 VHDL标准化 1987年12月VHDL被接纳为IEEE std-1076-1987标准，一般称为 VHDL’87 。 1993年进一步修订，形成IEEE std 1076-1993标准，称为VHDL’93。 二、VHDL的基本语法规则 1、词法规则 2、标识符 3、保留字 4、VHDL的数据类型 5、VHDL的运算操作符 2-1 词法规则 2-1-1 注释 由两个短线“--”开始的一行文字，如： -- this is a counter 2-1-2 数字 十进制整数表示法：012 12_345(=12345) 以基数表示: 2#1110_1001#, 16#AB0#E1 实数：必需带小数点。12.0 3.144 0.0 5.54E-2 2-1-3 字符和字符串 字符：用单引号引起来的ASCII字符，可以是数字，也可以是符号或字母。 字符串：是一维的字符数组，需放在双引号中。如：“FALSE”， B “100” 2-2 标识符 短标识符（VHDL’87） VHDL的短标识符必须遵守以下规则： 1、必须以英文字母开头； 2、英文字母、数字（0~9）和下划线都是有效的字符； 3、短标识符不区分大小写； 4、下划线（_）的前后都必须有英文字母或数字；如:A_1?? ?5、不能和VHDL语言的保留字重名。 扩展标识符（VHDL’93） 2-3 保留字 VHDL内部用的字符串，标识符不能与保留字重名 如：if else elsif end wait when case entity architecture package component xnor xor 2-4 VHDL的数据类型 客体：凡是可以赋予一个值的对象就称客体。 常数：对某一常数赋予一个固定值。 变量：在进程和子程序中使用，是一个局部量。 信号：是电路内部硬件连接的抽象。 数据类型 1、 标准数据类型 2、 用户自定义数据类型 3、 IEEE 预定义标准 2-5 VHDL 运算操作符 算术运算：+，-，*，/，MOD，REM，+（正），-（负），**，ABS。 逻辑运算：AND，OR，NAND，NOR，XOR，NOR和NOT。 关系运算：=，/=，，， =，=。 并置运算：用于位连接。(‘0’ A) 运算符优先级：NOT，ABS，**，乘法运算符，正负， 加、减、并，关系，逻辑运算符。 括号可改变运算次序 常 数 常数说明格式为： CONSTANT 常数名：数据类型：=表达式； 如： CONSTANT VCC：REAL：=5.0； 常量是一个恒定不变的量，一旦被赋值就不能再改变。 变 量 变量只能在进程和子程序中使用，是一个局部量，不能将信息带出所定义的当前设计单元。与信号不同，变量的赋值是理想化数据传输，其赋值是立即生效的，不存在任何延迟。 变量定义语句的格式为： VARIABLE 变量名：数据类型 约束条件：=初始值； 例如： VARIABLE n：INTEGER RANGE 0 TO 15 ：=2； 信 号 信号 信号定义语句的格式为： SIGNAL 信号名：数据类型 约束条件：=表达式； 例如： SIGNAL data：STD_LOGIC_VECTOR (7 DOWNTO 0)； 信号赋值语句的格式为： 目标信号名= 表达式； 例如： y = ‘0’ ； 信号与变量的区别 信号和变量是VHDL中的重要客体，它们之间的主要区别有： 信号赋值至少有δ延时；而变量赋值没有延时。 ?信号除当前