基于FPGA的16QAM调制解调解析.docVIP

基于FPGA的16QAM调制解 调器的实现 组员：  目录 摘要 3 一、QAM调制原理 3 二、QAM的解调原理 4 三、16QAM调制器的实现 5 1 系统总体框图 5 2 时钟分频 6 3 串并转换 6 4 差分编码和星座映射 6 5 DDS和线性加法器 7 四、QAM解调模块设计 7 1 低通滤波器模块设计 7 2 采样判决模块设计 8 五、16QAM调制器的仿真结果 9 四、附录 13 1 顶层模块 13 2 时钟分频模块 14 3 串并转换模块 15 4 差分模块和星座映射模块 16 5 DDS 和加法器模块 18 6 testbench 源程序 23 7 用matlab 进行频谱分析 24 摘要QAM(Quadrature Amplitude Modulation)是一种新的调制技术多进制正交幅度调制(Multiple Quadrature Amplitude Modulation)将得到更加广泛的运用。本文研究基于FPGA的QAM调制解调。首先了QAM调制解调原理，然后分析提出基于FPGA的16QAM调制解调设计方案。最后Verilog语言编写仿真并其进行了调试。详细介绍了载波恢复、滤波器和的基本原理设计方法。 关键：FPGA，QAM 一、QAM调制原理 正交幅度调制(QAM)是一种把数字信息包含在载波的振幅和相位中的数字调制方式，也是ASK和PSK的结合。式(1)表示了QAM信号，它还可用式(2)来表示在QAM中是如何结合幅度和相位调制的。 （1） （2） 16QAM信号的产生有两种基本方法：正交调幅法是用两路正交的四电平振幅键控信号叠加而成；四相叠加法是用两路独立的四相移相键控信号叠加而成。其中，16QAM正交调幅法的调制方框图如图1所示。输入的二进制数据经过串一并变换分别进入a1、a2、b1和b2，4个信道：每个信道的数据速率降为原来的1／4。2—4电平转换器产生一个四电平的PAM信号，每个2～4电平转换器的输出有2种量值和2种相位。两个PAM信号分别调制同相和正交载波，每一个调制器有4种可能的输出，经线性加法器合并产生16QAM信号。 图1 16QAM调制原理图 每路PAM信号的量值和相位由输入的二进制数据及其比特分配模式——星座图决定。16QAM星座图通常有自然码逻辑和Gray码逻辑2种比特模式。因为Gray码可以消除相邻点间符号差错中的2比特误差，即可减小相同符号差错率中的误比特率，IEEE802．1la和HiperLAN／2标准中所有的星座都是Gray码的。本文在设计16QAM的时候，采用图2的Gray模式进行编码，图中4个比特位从左至右的顺序为blb2ala2。 图2 16QAM星座图的Gray码逻辑模式 二、QAM的解调原理 解调实质上是调制的逆过程，在理想情况下，MQAM信号的频带利用率为， (2-6) 正交信号表达式为： (2-7) 其中，，，，经过解调得到同相与正交两路相互独立的多电平基带信号，然后把多电平基带信号经过低通滤波器滤去高频载波之后得到直流分量为和，再进行采样判决、L-2值电平转换和并/串转换还原出基带信号。此处时为16QAM相干解调。 三、16QAM调制器的实现 系统输入数据速率为100 Kb／s；系统正交调制载波频率为1 MHz。调制部分主要由Ahera公司推出的Cyclone系列器件EPlC6Q240C8实现．该器件完成对输入数据串并变换、差分编码、星座影射等。设计EDA工具为Ahera集成设计软件Quartus II 7．2版本；硬件描述Verilog HDL语言完成逻辑设计。本系统还用到仿真工具Matlab，搭建16QAM调制器的simulink模块，采用示波器观看波形。 1 系统总体框图 16QAM调制器的实现主要包括时钟模块、串并变换模块、查分编码模块、星座映射、DDS模块、加法器模块。系统总体框图如下： 图3 系统总体框图 系统顶层设计如下： 图4 系统顶层设计 2 时钟分频 时钟分频模块利用N分频器对MHz系统时钟信号进行N分频，以产生调制器模块所需的工作时钟。N分频器是由模N／2计数器实现的，分频输出信号模N／2可自动取反，以产生占空比为1：1的时钟信号。由于信号源产生的基带信号为bit串行数据，其速率为 kbps，经并串