通信原理课设报告摘要.docVIP

中南大学 通信原理课程设计报告 目 录 第一部分 硬件实验 1 实验五、数字锁相环与位同步…………………………………1 2 实验六、帧同步…………………………………………………9 3 实验七、时分复用数字基带通信系统…………………………15 第二部分 设计型实验 1 MATLAB软件简介………………………………………………21 2 理论分析………………………………………………………21 2.1 2FSK信号的产生……………………………………………21 2.2 2FSK信号的解调方式……………………………………22 3 Matlab实现程序………………………………………………21 3.1 生成2FSK的程序…………………………………………22 3.2 2FSK调制解调系统进行设计和仿真源程序………………24 4 仿真结果………………………………………………………25 5 心得体会………………………………………………………30 6 参考文献………………………………………………………30 第一部分 硬件实验 实验五 数字锁相环与位同步 实验目的 1. 掌握数字锁相环工作原理以及触发式数字锁相环的快速捕获原理。 2. 掌握用数字环提取位同步信号的原理及对信息代码的要求。 3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。 实验内容 1. 观察数字环的失锁状态、锁定状态。 2. 观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。 3. 观察数字环位同步器的同步保持时间与固有频差之间的关系。 基本原理 可用窄带带通滤波器，锁相环来提取位同步信号。实验一中用模数混合锁相环（电荷泵锁相环）提取位同步信号，它要求输入信号是一个准周期数字信号。实验三中的模拟环也可以提取位同步信号，它要求输入准周期正弦信号。本实验使用数字锁相环提取位同步信号，它不要求输入信号一定是周期信号或准周期信号，其工作频率低于模数环和模拟环。 用于提取位同步信号的数字环有超前滞后型数字环和触发器型数字环，此实验系统中的位同步提取模块用的是触发器型数字环，它具有捕捉时间短、抗噪能力强等特点。位同步模块原理框图如图5-1所示，电原理图如图5-2所示（见附录）。其内部仅使用+5V电压。 图5-1 位同步器方框图 位同步模块有以下测试点及输入输出点： ( S-IN 基带信号输入点/测试点（2个） ( BS-OUT 位同步信号输出点/测试点（3个） 图5-1中各单元与电路板上元器件的对应关系如下： ( 晶振 CRY3：晶体；U39：7404 ( 控制器 U48：或门7432；U41：计数器74190 ( 鉴相器 U40：D触发器7474 ( 量化器 U45：可编程计数器8254 ( 数字环路滤波器 由软件完成 ( 数控振荡 U46、U45：8254 ( 脉冲展宽器 U47：单稳态触发器74123 位同步器由控制器、数字锁相环及脉冲展宽器组成，数字锁相环包括数字鉴相器、量化器、数字环路滤波器、数控振荡器等单元。 下面介绍位同步器的工作原理。 数字锁相环是一个单片机系统，主要器件是单片机89C51及可编程计数器8254。环路中使用了两片8254，共六个计数器，分别表示为8254A0、8254A1、8254A2、8254B0、8254B1、8254B2。它们分别工作在M0、M1、M2三种工作模式。M0为计数中断方式，M1为单稳方式，M2为分频方式。除地址线、数据线外，每个8254芯片还有时钟输入端C、门控信号输入端G和输出端O。 数字鉴相器电原理图及波形图如图5-3（a）、图5-3（b）所示。输出信号宽度正比于信号ui及uo上升沿之间的相位差，最大值为ui的码元宽度。称此鉴相器为触发器型鉴相器，称包含有触发器型鉴相器的数字环路为触发器型数字锁相环。 图5-3 数字鉴相器 量化器把相位误差变为多进制数字信号，它由工作于M0方式、计数常数为N0的8254 B2完成（N0为量化级数，此处N0=52）。ud作为8254B2的门控信号，ud为高电平时8254B2进行减计数，ud为低电平时禁止计数，计数结束后从8254B2读得的数字为 Nd= N0-N’d 式中N’d为ud脉冲宽度的量化值（下面用量化值表示脉冲宽度和时间间隔），N0≥N’d，4B2写入计数常数N0。读数时刻由8254A2控制，它工作在M1模式，计数常数为N0，ui作为门控信号。一个ui脉冲使8254A2产生一个宽度为N0的负脉冲，倒相后变为正脉冲送到89C51