- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
32×32高性能乘法器的全定制设计.pdf
( )
40 5 福州大学学报 自然科学版 Vol. 40 No. 5
第 卷第 期
2012 10 Journal of Fuzhou University (Natural Science Edition) Oct. 2012
年 月
URL :http :/ / www. cnki. net / kcms / detail / 35 . 1117 . N.. 1607 . 024 . html 文章编号:1000 - 2243 (2012)05 - 0602 - 07
32 × 32 高性能乘法器的全定制设计
, , ,
王仁平 何明华 魏榕山 陈群超
( , 350108)
福州大学物理与信息工程学院 福建福州
: Verilog 32 × 32 . , CSA 4 - 2
摘要 编写 程序对 高性能乘法器的结构算法进行验证 为提高乘法器的性能 采用 和
Wallace ; 、 Booth2
压缩器相结合的改进 树结构进行部分积压缩 采用速度快 面积小的传输门逻辑设计 编码电路
; ; 4 Kogge - Stone
和压缩电路 运用欧拉路径法设计优化部分积产生电路 采用基 树算法基于启发式欧拉路径法
64 . SMIC0 . 18 m 1P4M CMOS , 0 . 179 4 1
设计优化 位超前进位加法器 该乘法器全定制设计采用 μ 工艺 版图面积
mm2 ,在大量测试码中最坏情况完成一次乘法运算时间为3. 252 ns.
: ; ; ;
关键词 高性能乘法器 压缩器 传输门逻辑 欧拉路径法
中图分类号:TN492 文献标识码:A
Full - custom design of 32 × 32 - bit high - performance multiplier
WANG Ren - ping ,HE Ming - hua ,WEI Rong - shan ,CHEN Qun - chao
(College of Physics and Information Engineering ,Fuzhou University ,Fuzhou ,Fujian 350108 ,China)
Abstract :The structure and the algorithm of a 32 × 32 high - performance multiplier are validated by
simulation using Verilog in this paper. In order to improve performance
文档评论(0)