1.1双极集成电路的基本制造工艺教程分析.ppt

* * 典型PN结隔离双极集成电路中元件的形成过程 1:衬底选择 确定衬底材料类型 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL P型硅(p-Si) 确定衬底材料电阻率 ρ≈10Ω.cm 确定衬底材料晶向 * * 掩膜图形 2:第一次光刻----N+隐埋层扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL P-Si衬底 N+隐埋层 * * 具体步骤如下： 1．生长二氧化硅（湿法氧化）： Si(固体)+ 2H2O ? SiO2（固体）+2H2 Si- 衬底 SiO 2 * * 2．隐埋层光刻： 涂胶 腌膜对准 曝光 光源 显影 * * As掺杂（离子注入） 刻蚀（等离子体刻蚀） 去胶 N+ 去除氧化膜 N+ P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi * * P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi 3:外延层 主要设计参数 外延层的电阻率ρ; 外延层的厚度Tepi; Tepi xjc+xmc +TBL-up+tepi-ox 后道工序生成氧化层消耗的外延厚度 基区扩散结深 TBL-up tepi-ox xmc xjc 集电结耗尽区宽度 隐埋层上推距离 TTL电路：3～7μm 模拟电路：7～17μm 隐埋层上下推移 * * 4:第二次光刻----P隔离扩散孔光刻 P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi 掩膜图形 * * 典型PN结隔离双极集成电路中元件的形成过程 4:第二次光刻----P隔离扩散孔光刻 腌膜对准 生长二氧化硅 涂胶 生成外延层后的衬底 * * 4:第二次光刻----P隔离扩散孔光刻 显影 曝光 刻蚀 去胶 P离子注入 去除氧化膜 * * 5:第三次光刻----P型基区扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL 掩膜图形 * 显影 曝光 腌膜对准 生长二氧化硅 涂胶 半导体 集成电路 * * 集成电路的基本概念 半导体集成电路的分类 半导体集成电路的几个重要概念 * * 内容概述 集 成 电 路 双极型集成电路 MOS集成电路 按器件类型分 按集成度分 SSI（100以下个等效门） MSI（103个等效门） LSI （104个等效门） VLSI（104个以上等效门） TTL、ECL I2L等 PMOS NMOS CMOS 集成度、工作频率、电源电压、特征尺寸、硅片直径 按信号类型分 模拟集成电路 数字集成电路 BiCMOS集成电路 数模混合集成电路 * * * * 第一章 集成电路制造工艺 * * 双极集成电路的基本制造工艺 双极集成电路中的元件结构 双极集成电路的基本工艺 MOS集成电路的基本制造工艺 MOS集成电路中的元件结构 MOS集成电路的基本工艺 BiCMOS工艺 * * 双极集成电路的基本工艺 双极集成电路中元件结构 * * * * 1.集成电路版图 集成电路是按照工艺步骤加工完成的，随着工艺加工过程逐步进行，各种材料层被逐步叠加到集成电路上，芯片越来越厚。每一步工艺都对应着一个几何图形。集成电路版图是加工层的二维表示，一般是用计算机辅助制图（CAD）来绘制的。 问题一 集成电路版图与真正在集成电路制造工艺中形成的结构是什么关系？？ 问题二 二维图形怎样才能成为三维的产品？？ * * 实际结构并不是我们所画的图形这么简单的，栅和氧化层实际上并不是一个平面，它们是彼此叠放的材料层，二氧化硅是凹下去的，栅在它的上面并且爬越台阶到达上表面。 CAD工具设计的是版图是二维的，而芯片是三维的，在画二维图形的时候，要想象它们最终的形状、层与层的上下关系、厚度以及连接等等。 氧化层 说明栅材料延伸出晶体管边界的頂视图 爬越厚的二氧化硅台阶使得栅材料起伏不平，在下落的边界处形成覆盖，但是在CAD工具所画的图中并不能看到这些起伏的，只能看到栅材料伸出了下面的图形。 * * 2.硅晶圆制造 生长硅单晶的过程 集成电路芯片都是在这些晶圆上制作的，所以这些晶圆被称为衬底材料 除了硅之外，晶圆也可以使其他材料的，比如说砷化镓（GaAs),但是砷化镓非常容易碎。 * * 利用晶圆进行加工芯片，一个晶圆上可以有数百个芯片，这些芯片彼此相邻的，必须通过切割将芯片分开。 加工