数电习题讲解谢党.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实用数字电子技术基础 习题讲解 BY:谢党 第1章 第2章 实用数字电子技术基础 实验7、8简单讲解 BY:谢党 实验7 序列检测器实验 实验8 数字频率计实验 第4章 4-2答案之一:比如全加器 4-2:全减器 A表示被减数 B表示减数 Ci表示低位从本位的借位 Co表示本位从高位的借位 D表示本位的差 Co=(A⊕B)Ci+AB D=(A⊕B)⊕Ci 4-5(1)答案 4-5(2)答案 4-7答案 功能:奇偶校验器 A B C D Y 0 0 0 0 0 D0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 D1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 D2 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 D3 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 Y函数中最小项的最高位为A, YI函数中最小项的最高位为B,两者要对应。 4-24、答案: (a)、F1=AB+AB F2=AB+AB (b)、D0=A0A1+A0A1+A0A1 D1=A0A1+A0A1 D2=A0A1+A0A1+A0A1 D3=A0A1+A0A1 第6章 6-1、波形如下图所示 CP S R Q Q 6-6、波形如下图所示 CP J K Q Q CP RD D Q1 Q2 CP RD D Q1 Q2 6-7、波形如下图所示 K2=0 K2=1 6-9、波形如下图所示 输出脉冲宽度取决于CP信号,频率取决于IN信号 IN CP Q1 Q2 6-10、 驱动方程 得状态方程 CP Q1 Q2 波形图如下 该实验的设计过程可以参考书上P180页的8.7节 实验原理: 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号,当序列检测器连续收到一组串行二进制码后,如果这组码与检测器中预先设置的码相同,则输出1,否则输出0。 由于这种检测的关键在于正确码的收到必须是连续的,这就要求检测器必须记住前一次的正确码及正确序列,直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中,任何一位不相等都将回到初始状态重新开始检测。 顶层模块原理图 锁存器与书上 的DFF4一样 程序表述如下页PPT SCHK模块代码(注意红色代码) module SCHK(DS,D,C,N,DC); input DS;input [3:0] C;input [7:0] D; output [3:0] N;output DC; reg [3:0] N; reg DC; always @(C,N,D,DS) case(C) 4b0000:if(DS==D[7]) begin N=4b0001;DC=1b0; end else begin N=4b0000;DC=1b0;end 4b0001:if(DS==D[6]) begin N=4b0010;DC=1b0; end else N=4b0000; 4b0010:if(DS==D[5]) begin N=4b0011;DC=1b0; end else N=4b0000; 4b0011:if(DS==D[4]) begin N=4b0100;DC=1b0; end else N=4b0000; 4b0100:if(DS==D[3]) begin N=4b0101;DC=1b0; end else N=4b0000; 4b0101:if(DS==D[2]) begin N=4b0110;DC=1b0; end else N=4b0000; 4b0110:if(DS==D[1]) begin N=4b0111;DC=1b0; end else N=4b0000; 4b0111:if(DS==D[0]) begin N=4b0000;DC=1b1; end else N=4b0000; default:begin N=4b0000;DC=1b0;end endcase endmodule 代码中:C是现态码。 当C=0000时,如果被检测的数据的最高位DS等于预置数的最高位D(7),则转入下一状态(N=0001)进行次高位的检测;否则回到初始态0000。 如此下去,直到连续检测完8位二进制数。 在这期间,若发现

文档评论(0)

三哥 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档