基于测频原理的频率计.docxVIP

武汉理工大学《FPGA原理及应用》课程设计说明书 课程设计任务书 学生姓名： 王耀辉 专业班级： 通信1304 指导教师： 陈适 工作单位： 信息工程学院 题 目: 采用测频原理的数字频率计 初始条件：VHDL硬件描述语言，ISE Design Suite开发环境，Modelsim SE仿真环境 要求完成的主要任务: 采用测频法，设计一个4位十进制数字显示的数字频率计 其测量的范围为1~9999KHz 课程设计进度安排 序 号阶段内容所需时间1方案设计1天2软件设计2天3系统调试1天4撰写报告1天合 计5天指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日  目录TOC \o 1-3 \u  摘 要  PAGEREF _Toc27618 1 Abstract  PAGEREF _Toc6636 2 1. FPGA、VHDL及ISE概述 3 1.1 FPGA简介 3 1.2 VHDL 概述 3 1.3 ISE 5 2频率测量原理及方案 6 2.1设计要求 6 2.2 频率测量方法 6 2.2.1 时间门限测量法 6 2.2.2 标准频率比较测量法 6 2.2.3 等精度测量法 7 2.3方案提出及确定 7 2.4系统设计 8 2.5 系统组成 9 2.6小结 10 3数字频率计VHDL程序与仿真  PAGEREF _Toc17846 11 3.1模块图  PAGEREF _Toc31962 11 3.1.1顶层模块图  PAGEREF _Toc17157 11 3.1.2顶层模块图  PAGEREF _Toc17157 12 3.2程序设计  PAGEREF _Toc1516 12 4 仿真测试  PAGEREF _Toc13425 17 4.1调试和器件编程  PAGEREF _Toc23779 17 4.2频率计仿真结果  PAGEREF _Toc2730 18 5 心得体会  PAGEREF _Toc28056 21 6 参考文献 22  PAGE \* MERGEFORMAT 30  摘 要 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，运用VHDL等硬件描述语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。 采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真、调试 ，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量 本文介绍了如何采用测频法，利用FPGA现场可编程门阵列为控制核心，通过VHDL语言编程，在ISE仿真平台上仿真平台上编译、仿真、调试，设计一个4位十进制数字显示的数字频率计以此来巩固课堂理论学习，并能用所学理论知识正确分析硬件设计基本问题和解释数字电路的基本现象。 关键字： FPGA， 数字电路，测频法，数字频率计  Abstract Digital frequency meter is a digital circuit in a typical application, the actual hardware design of devices used in more complicated connection, but will have relatively large delay, caused by measurement error, poor reliability. With the FPGA field programmable gate array a wide range of applications to the development as a means of using the VHDL hardware description language such as language, will greatly simplify the whole system to