（EDA）基于VHDL数字钟(直接运行)设计说明书.docVIP

摘要 随着基于CPLD的EDA技术的发展和应用领域的扩大和深入，EDA技术在电子信息、通信、自动控制、应用计算机等领域的重要性日益突出。作为一个学电子信息专业的学生，我们必须不断的了解更多的新产品信息，这就更加要求我们对EDA有个全面的认识。本程序设计的是基于VHDL的数字时钟。采用EDA作为开发工具，VHDL语言作为硬件描述语言，QUARTUSⅡ程序运行的平台，所开发的程序通过调试运行、波形仿真验证，初步实现了设计目标。本程序使用硬件描述语言VHDL，可以大大降低了硬件数字系统设计的入门级别，降低了开发的难度。 关键字：CPLD 电子钟 VHDL  目录 1 引言 1 2 设计要求 2 3系统设计方案 2 3.1 系统分析 2 3.2 系统总体原理图 3 4 设计模块 4 4.1 总体流程图 4 4.2顶层文件设计 5 4.3 24进制加法计数器设计 10 4.4 60进制加法计数器设计 11 4.5 译码显示模块设计 13 4.6 重置时间模块设计 14 5 仿真调试 17 6心得体会 18 7 参考文献 19 1 引言 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。数字钟从原理上说就是一种典型的数字电路，其中包括了组合逻