基于eda的智能函数发生器课程设计说明书毕业设计论文.docVIP

邮电与信息工程学院 课程设计说明书 课题名称： 电子设计自动化（EDA）课程设计 一、课程设计的任务的基本要求： 1.设计目的： (１) 学习使用ＥＤＡ设计软件QuartusⅡ，了解电路描述、综合、模拟过程。 (２) 掌握使用ＥＤＡ工具设计数字系统的设计思路和设计方法。 2.设计要求： (１)以Altera DE2开发系统为验证平台，根据设计题目要求完成设计输入、综合、仿真与验证工作。 (２) 提供设计报告，报告要求包括以下内容：设计任务书、题目、摘要（中英文）、正文、参考文献。其中正文应包含：设计思路、设计输入文件、设计与调试过程、仿真与验证结果和设计结论。 3.设计题目： (１)设计智能函数发生器正弦波方波三角波递增递减斜波和阶梯波六种2009.6.8－2009.6.12）： 周一：选择课程设计题目，明确课程设计目的和任务。 周二、周三：查看参考资料。 周四、周五：原理图与程序设计。 19周（2009.6.15－2008.6.19）： 周一、周二：上机调试原理图与程序。 周三：整理所有任务资料，答辩。 周四、周五：撰写课程设计报告。 三、应收集资料及主要参考文献： （1） Altera DE2 User Manual （2） 基于Quartus II的FPGA/CPLD数字系统设计实例周润景电子工业出版社EDA技术实用教程（第二版）潘松科学出版社The function generator is one kind of very commonly used component, In very many situations,The most commonly used profile is a sine wave,Square-wave,Triangle wave,Increases progressively,Decreases progressively the wave tilt and the steps and ladders wave six kinds. Although is very easy with the simulation electronic circuit to obtain these profiles, But this method can cause the hardware line to be tedious,Moreover the artificial line can receive the disturbance. This design uses FPGA to realize the intelligence function generator,It has the module and the profile choice output module by six profiles is composed, Profile choice module output q meets in D/A transforms data end, May in the D/A out-port obtains one of them which wants no matter what one kind of smooth profile. 正文 一、设计思路 1.基于QUASTUS II平台，采用VHDL语言，设计一波形信号发生器。首先根据对各波形的幅度进行采样，获得各波形的波形数据表，使用FPGA来实现智能函数发生器，它由六个波形产生模块及波形选择输出模块组成，然后FPGA根据输入的时钟（频率可根据要求可变）作为地址信号，从FPGA数据线上输出相应的波形数据，再送入实验板上的D/A转换芯片进行转换为模拟信号，最后送入滤波电路滤波后输出，就可以得到想要的任意其中的一个波形 二、设计输入文件与调试分频 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fenpin is port (clk: in std_logic; clkfen: out std_logic); end fenpin; architecture fenpin of fenpin is signal clk_mid: std_logic; begin process(clk) variable data:integer range 0 to 99; begin if clkevent and clk=1 then if data=99 then data:=0; clk_mid=not clk_mid; else