基于ispLSIE的数字频率计的设计精要.docxVIP

基于ispLSI 1032E的 数字频率计的设计 一，摘要 本系统主要由分频器、测频信号发生模块、计数模块、寄存显示模块三部分组成。测频信号发生模块是本频率计的核心部分，根据所测信号的频率，通过选择合适的基准频率，可以切换量程，以提高频率计的精确度。通过系统可编程（ISP）大规模集成逻辑器件（CPLD）ispLSI 1032E芯片，可以实现自顶向下的设计方法，使设计方法简便、高效，也提高了系统的可靠性和灵活性。 二，前言 传统的数字频率计设计主要基于标准逻辑器件，如TTL系列，采用自底向上的方法构成系统，这种方法主要凭借设计者的经验，需要很多标准器件。而随着电子技术的发展，采用先进的复杂可编程逻辑器件取代传统的标准集成电路，已成为技术发展的必然趋势。本设计采用ispLSI 1032E芯片，可以实现自顶向下的设计方法，使设计方法简便、高效，也提高了系统的可靠性和灵活性。 传统的频率测量法为在一定的闸门时间内测量被测信号的脉冲个数，取闸门时间为T,在闸门时间内通过的被测信号脉冲个数为N，则被测频率可表达为 (1) 测量频率的相对误差为 （2） 式中，由计数引起，与、N成反比；由闸门信号宽度不准引起，主要取决于适应晶体振荡器频率的稳定度。因此，选择闸门时间T可以改变量程和测频相对误差。 而本设计采用的改进型频率测量方法，主要创新点为闸门时间T，可以根据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围，实现全范围等精度测量，减少了低频段测量误差。 三，系统方案设计 传统的测频原理即在一定的时间间隔内测某个周期信号的重复变化次数N，则该信号的频率可表示为f=N/T。原理图如图1。 图1 测频原理框图 我们采用的等精度测频法，用一个频率较稳定的频率源作为基准时钟，这里，我们选取实验箱上的固定频率方波源2MHz作为基准频率源，输入待测信号的频率，进行对比测量。该方法对应的闸门时间T，可以根据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围，实现全范围等精度测量，减少了低频段测量误差。 等精度测频法方法：当方波预置门控信号由低变为高电平时，经整形后的被测信号上升沿启动D触发器，由D触发器的R端同时启动可控计数器CNT1和CNT2同时计数，当预置门为低电平时，随后而至的被测信号使可控计数器同时关闭。设Fx为整形后的被测信号，Fs为基准频率信号，若在一次预置门高电平脉宽时间内被测信号计数值为Nx，基准频率计数值为Ns，则有 Fx=Nx*（Fs/Ns） 等精度测频法的原理图如图2。 图2 等精度测频法原理图 在本方法中，不同量程就是在不同时间间隔内统计被测数字信号或时钟信号的脉冲数，这样，数字频率计就是一个带门控的计数器，将门控计数时间取为1s，则数字频率计的计数值就是输入信号的频率或周期。低频时测周期,采用若干个被测周期作为门控时间,即先将输入信号分频再作门控信号,以提高被测信号频率的上限; 高频时测频率,若改变门控计数时间,即改变频率计的量程。但是由于门控信号与统计信号可能不同步,在门控信号的开启与关闭边沿, 会造成多计或少计1个被统计信号脉冲的现象,此乃系统的固有误差。 该方法虽然也有误差，但相比传统方法，因为量程随所测信号的频率切换而更精确，所以误差会相应的减小，所以我们选用等精度测频法。 四，系统电路设计 设计一个3位十进制数字式频率计，测量范围为1KHz到1MHz，量程分为10KHz，100KHz和1MHz，三档量程自动转换。设计框图如图3。 图3 设计框图 在设计频率计时, 将系统功能模块化。具体组成为:控制器, 数据选择器, 分频器, 测频控制信号发生器, 十进制计数器及锁存译码器。 每个模块的作用如下: （1）控制器:针对外部传来的复位信号、测频控制信号发生器发出的锁存信号、最高位计数器发出的溢出信号以及计数是否为零的输入信号做出反应, 对数据选择器、锁存译码器、小数点位进行适当的控制。 （2）数据选择器:选取一路基准频率作为测频控制信号发生器的输入信号。 （3）分频器:将2MHz 的实验箱基准频率分别经过500 分频、10 分频、10 分频, 依次得到4000Hz 、400Hz 、40Hz 的基准频率。 （4）测频控制信号发生器:输入选择后基准频率, 经测控信号发生器后输出计数使能信号、清零信号、锁存信号。 （5）十进制计数器:最高位设计为有输出标志位的十进制计数器。当计数器计数为零时, 此标志位的输出