6若干典型时序逻辑集成电路.ppt

教学基本要求 掌握移位寄存器的逻辑功能和工作原理。 掌握中规模集成移位寄存器的逻辑功能及其应用。 熟练掌握二进制计数器的组成、逻辑功能及工作原理。 掌握十进制计数器的组成、逻辑功能及工作原理。 掌握典型中规模集成计数器的逻辑功能及应用。 6.5.1 寄存器和移位寄存器 多位寄存器芯片—74LS175 八位集成寄存器74374功能表和内部电路图 2. 移位寄存器 时序图 3. 集成移位寄存器---74194 同样可得到各个触发器的输出分别为： 74194功能表 74194的功能 RD=1且CP↑时 移位寄存器的应用 移位寄存器的应用 绘出波形图如下： 6.5.2 计 数 器 （1）三位二进制（八进制）异步加计数器 （1） 二进制异步加计数器(分析) 6.5.2 计 数 器 四位二进制异步加法计数器芯片74HC/HCT393 四位二进制异步加法计数器芯片74HC/HCT393 （2） 二进制同步计数器(分析) （2） 二进制同步计数器(分析) 74161的时序图 74161的应用 例1 用74161构成九进制加计数器。 例1 用74161构成九进制加计数器。 分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？ 例3 用74HCT161组成256进制计数器。 异步十进制计数器——74LS290(二—五—十进制计数器） 异步十进制计数器——74LS290 异步十进制计数器——74LS290 异步十进制计数器——74LS290 （2）74LS290的应用 （2）74LS290的应用 典型集成计数器芯片 用集成计数器构成任意进制计数器小结 N M 的情况 数字电子钟的组成 16进制计数器74HC/HCT393内部逻辑电路图 引脚图 逻辑符号图 为了提高计数速度，我们将CP脉冲同时接到全部FF，使FF的状态变换与CP脉冲同步。这种方式的计数器称为同步计数器。 ⑴ 三位二进制（八进制）同步加法计数器 1 1 1 1 7 0 0 1 1 6 0 1 0 1 5 0 0 0 1 4 0 1 1 0 3 0 0 1 0 2 0 1 0 0 1 0 0 0 0 0 Q0 Q1 Q2 进位输出C 电路状态 计数脉冲CP↑ 0 0 0 0 8 八进制 同步加法计数器 状 态 表 四位二进制同步加法计数器 74161 Q3 Q2 Q1 Q0 TC=CETQ3Q2Q1Q0 74161功能表： 74161功能： 控制端 ： ①异步清0 端 CR　　 低电平有效 　　　　 ②同步预置端 PE 低电平有效 　　　　 ③计数允许控制端CEP、CET 高电平有效 计数脉冲输入端：CP　　　 上升沿有效 输 入 输 出 CP CR PE CEP CET D C B A Q 3 Q 2 Q 1 Q 0 × 0 × × × × × × × 0 0 0 0 × × 1 0 × × d c b a d c b a 1 1 1 1 1 1 0 1 1 1 × 0 × × × × × × × × × × × × 计数 保持(TC=0) 保持不变 加法计数 同步置数 异步清零 功能 74161时序图 OC=TQDQCQBQA 4位集成二进制同步加法计数器74161/163 ①CR=0时异步清零。 ②CR=1、PE=0时同步置数。 ③CR=PE=1且CET=CEP=1时，按照4位自然二进制码进行同步二进制计数。 ④CR=PE=1且CEP·CET=0时，计数器状态保持不变。 74163的引脚排列图和74161相同，不同的是74163采用同步清零方式。 设法跳过16?9=7个状态 1 1 CP 1 例1 用74161构成九进制加计数器。 …… … 1 0 0 1 9 0 0 0 1 8 ……. … 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 1 1 1 1 15 Q0 Q1 Q2 Q3 CP (1) 利用异步清零引脚 (1) 反馈清零法 设法跳过16?9=7个状态 …… … 1 0 0 1 9 0 0 0 1 8 ……. … 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 1 1 1 1 15 Q0 Q1 Q2 Q3 CP (2) 利用同步置数引脚: 采用前九种状态 (2) 反馈置数法: (2) 反馈置数法:也可以采用后九种状态 1 1 1 0 7 …… … 1 0 0