数字钟设计绝对可行完整分析报告.ppt

* 电子技术课程设计 一. 意义、要求 综合运用电子技术课程所学知识，设计、安装、调试具体的电子线路，写出设计报告。初步了解工程设计实践的一般过程、步骤，初步掌握其一般技能。 二. 考核形式 根据设计过程中各方面情况评定成绩： 优、良、中、及格、不及格。 三. 时间安排 1.设计（介绍方案，画系统图、连线图） 2.组装、调试（约3天） 3.总结报告 四. 方案介绍 5.7 数字电子钟计时系统 一.设计任务和基本要求 用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟，基本要求如下： ?????????? 采用LED显示累计时间“时”、“分”、“秒”。 ??? 具有校时功能。 具有整点报时功能。 二.设计方案 数字钟（石英钟）——走时准确、价格低廉、方便实用。 组成：振荡器、分频器、计数器、译码器、显示器 译 码 时计数/24进制 译 码 分计数/60进制 译 码 秒计数/60进制 晶体振荡器 分频器 校时电路 分信号 时信号 时、分、秒 计数 译码、显示 秒信号产生 校时 秒信号 (1Hz) 32768Hz 1.秒信号发生器 产生标准秒信号，信号的稳定性、精度直接决定着数字钟的准确度。 1Hz 14级2分频 D CP Q Q CD4060 CD4013 2Hz 32768Hz 1MW 10KW 100pf 100pf 32768Hz 10 11 8 12 3 CP1 CP0 GND Cr Q13 215 石英晶体振荡器 214分频 2分频 秒信号 +VDD 16 说明： Q4～ Q13——10个输出端 Q13——214分频 Q12——213分频 …… Cr——清零端（高电平有效） 1 × × 1 0 0 × × 0 1 1 ↑ 1 0 0 0 ↑ 0 0 0 Qn+1 CP D S R Q Q S R D CP CD4060——14级串行二进制计数器/分频器和振荡器 VDD 16 15 Q10 Q8 14 13 Q9 12 11 10 9 Cr CP1 CP0 CP0 1 2 Q11 3 4 5 6 7 8 CD4060 Q12 Q13 Q6 Q5 Q7 Q4 GND VDD 14 2Q 2Q 13 12 2CP 11 10 9 8 2R 2D 2S 1 2 1Q 3 4 5 6 7 CD4013 1Q 1CP 1R 1D 1S GND CD4013——双D主从触发器 2.秒、分、时计数器 进行秒、分、时的计时，由两个60进制和一个24进制计数器构成。 CD4029——二/十、加/减、可预制的CMOS计数器 VDD 16 15 CP Q2 14 13 J2 12 11 10 9 J1 Q1 B/D U/D 1 2 PE 3 4 5 6 7 8 CD4029 Q3 J3 J0 CI Q0 CO GND 不能计数 1 CI 允许计数 0 进位输入 允许置数 1 PE 不能置数 0 预置 加法 1 U/D 减法 0 加/减 二进制计数 1 B/D 十进制计数 0 二进制/十进制 功能 状态 输入 管脚图见《电子电路实验与虚拟技术》P 230 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 CO CD4029时序图（十进制加法） （1）秒、分计数器——60进制 CD4029 Q3 Q2 Q1 Q0 B/D U/D PE J3 ～ J0 CO CI CP ＋5V CD4029 Q3 Q2 Q1 Q0 B/D U/D PE J3 ～ J0 CO CI CP ＋5V 秒脉冲 分脉冲 0 1 1 0 0 0 0 0 CD4081 同步级联 （2）时计数器——24进制 CD4029 Q3 Q2 Q1 Q0 B/D U/D PE J3 ～ J0 CO CI CP ＋5V CD4029 Q3 Q2 Q1 Q0 B/D U/D PE J3 ～ J0 CO CI CP ＋5V 时脉冲 0 0 1 0 0 1 0 0 CD4081 异步级联 CD4081——四2输入端与门 VDD 14 13 12 11 10 9 8 1 2 3 4 5 6 7 GND 管脚图见 《电子电路实验与虚拟技术》附录 3.译码显示电路 译码——将计数器的8421码转变为显示控制信号。 显示——显示计时情况。 LED共阳显示器 COM a b