电子跑秒表的设计.doc

目录 1设计要求.. …………………………………………………….. 1 2设计方案及实现………………………………………………. 1 2.1系统功能分析……………………………………………..... 1 2.2功能实现方案………………………………………………. 1 3使用的元件及功能……………………………………………. 3 3.1 89c51引脚图与功能说明………………………………….. 3 3.2 LED数码管………………………………………………… 6 4实现电路图及调试…………………………………………… 6 4.1实现电路图………………………………………………….6 4.2 调试及问题解决……………………………………………7 4.3 仿真结果……………………………………………………7 5心得体会……………………………………………………….8 6 参考文献………………………………………………………9 7 附录……………………………………………………………9 电子跑秒表的设计 内容提要：本次课程设计通过电子秒表的设计与制作，学到了单片机最小系统的概念与设计，对单片机调用、定时等功能模块有了进一步的了解，并利用这个设计对单片机的编程方法有了一定程度的深入了解，并对51单片机有了深入的了解。 关键字：89c51单片机、键控、中断、数码管显示 1设计要求 以89s51单片机为核心芯片，设计一个模拟电子跑秒表，要求如下： 利用LED显示秒表的计时过程； 可以对秒表进行初始时间设置； 可以调整秒表的时间。 2设计方案及实现 2.1系统功能分析 本次课设设计电路通过以下四个按键实现要求功能：Start键实现秒表的启动计时；Stop实现秒表的清零；Pause键实现计时的停止；Set键实现对秒表的时间预置。同时以上各键按下后能在数码管上清晰显示时间的改变，以供使用者操作以及测试。 功能实现方案 由系统的功能分析可以得到，功能的实现是通过对按键的控制得到，在源代码的编写中则可以通过对各个按键的调用实现键控功能，同时显示在数码管上。设计语言采用汇编语言，通过对按键的判断（JNB语句）以及调用（DISP，INC等），完成键控数码管显示。 实现方案流程图如下所示： 图1 程序流程图 3使用的元件及功能 3.1 89c51引脚图与功能说明 AT89c51是一个40引脚的芯片，其中继承了运算器、控制器、存储器，是一个高度集成的芯片，可将编写编译后的程序载入到芯片中，进而实现能够达到要求的功能。其管脚图如下： 图2 89c51管脚图 管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。