Qsys系统简单设计指南.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Qsys系统简单设计指南

Qsys系统设计指南 Ch1. 绪论 软硬件需求 概述 下载、安装设计实例 打开实例工程 Ch2. 建立Qsys系统 建立数据模式发生器(Data Pattern Generator) 建立新的带有时钟源的Qsys系统 加入管道桥(Pipeline Bridge) 加入定制模式发生器(Custom Pattern Generator) 加入PRBS模式发生器 加入2-1流复用器(Two-to-One Streaming Multiplexer) 校验存储器地址映射(Memory Address Map) 连接复位信号(Reset Signals)和插入适配器(Adapters) 建立数据模式校验器(Data Pattern Checker) 建立新的Qsys系统并设置时钟源 加入管道桥(Pipeline Bridge) 加入1-2流解复用器(One-to-Two Streaming Demultiplexer) 加入定制模式校验器(Custom Pattern C) 加入PRBS模式校验器 校验存储器地址映射(Memory Address Map) 连接复位信号 Ch3. 装配层级系统(Assembling Hierarchical Systems) 建立层级存储器检测器(Hierarchical Memory Tester) 加入数据模式发生器(Data Pattern Generator) 加入模式校验器(Data Pattern Checker) 加入存储器主元件(Memory Master Components) 连接复位信号 指定存储器地址映射(Memory Address Map) 完成顶层系统(Top-Level System) 编译并下载软件到开发板 Ch.4 在系统控制台(System Console)验证硬件 理解脚本(Understanding the Scripts) 打开实例工程(Tutorial Project) 加入JTAG-to-Avalon主桥(Master Bridge) 编译并使用系统控制台控制开发板 Ch5. 仿真定制元件(Custom Components) 在Qsys中产生Testbench系统 打开实例工程(Tutorial Project) 为设计测试(Design Under Test)建立一个新的Qsys系统 导出所有设计测试接口(Design Under Test Interfaces) 产生一个Qsys Testbench系统 产生Qsys Testbench系统仿真模型 在ModelSim-Altera软件中执行仿真 设置仿真环境 执行仿真 附加信息 文档版本历史 如何联系Altera Ch1. 绪论 本指南介绍可在QuartusII软件中使用的Qsys系统集成工具。本指南介绍了如何设计一个使用不同的测试模式来测试一个外部存储器件的系统。通过系统需求分析,硬件设计任务,以及系统性能分析,重点在于构架系统。在理解Qsys开发流程的基础上,可以进一步设计自己的Qsys系统。 1.1 软硬件需求 本指南需要下面的软件支持: Altera QuartusII V11.0以上软件 系统需求及安装指令请参考Altera Software Installation and Licensing Nios II EDS V11.0以上 Tt_qsys_design.zip设计实例文件,可以从Qsys Tutorial Design Example 网站下载。该设计实例文件包括可设置选择Altera开发板的工程文件。 如果满足下面的要求,可以根据本指南建立任何Altera开发板或自定制板的Qsys系统。 板上必须包括Altera的Arria、Cyclone或Stratix系列FPGA。 FPGA必须包括至少12K逻辑单元(LEs)或自适应查找表(ALUTs)。 FPGA必须包括至少150Kb嵌入式存储器。 板上必须有JTAG接口,用于主机监控板上FPGA内部存储器程序执行。 板上必须包括用于设计测试的存储器。例如,任意具有Avalon-MM从接口的基于Qsys控制器的存储器。 为了在开发板上完成本指南,请参考开发板文档中对时钟频率和引脚描述。对于Altera开发板,可以在相关参考手册中找到对应信息。 1.2 概述 本指南中建立的Qsys系统用来测试一个同步动态随机存储器(SDRAM)。最终的系统在层级子系统中包括SDRAM控制器,一个NiosII处理器和一些嵌入式外设

文档评论(0)

youshen + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档