南航考研数电课件第5(N)分析.pptVIP

第5章:同步时序电路和数字系统设计 §5-1 状态表与同步时序电 路的基本设计方法 数字系统的基本结构 控制单元（同步时序电路） 数据处理单元：主要完成数据的采集、存储、运算和传输，与外界 进行数据交换。主要由存储器、运算器、数据选择 其等功能电路组成。 §5-1 同步时序电路的基本设计方法 §5-1-1 原始状态表的建立 §5-1-2 用触发器实现同步时序电路 §5-1-3 用MSI时序模块同步时序电路 原始状态图（状态表） 原始状态图（状态表）：根据设计命题的 要求初步画出的状态图（状态表）可能包 含多余状态，其建立无明显规律可循，是 时序电路设计中重要的一步。 §5-1-1 原始状态表的建立 例1：111序列检测器 例2：010和1001序列检测器 例3：余三码误码检测器（1） 例3：余三码误码检测器（2） 例5：串行加法器 §4-2-3 莫尔型电路的分析 例6：加1/加2同步计数器 §5-1-2 用触发器实现同步时序电路 例1：状态表化简 例2：未完全描述状态表化简 二、状态分配 三、导出激励方程和输出方程 四、设计举例1 四、设计举例1 设计举例2（8421码加法计数器） 设计举例2（续） 例5.8 试以MSI时序模块74163为核心，设计一个7位巴克码（1110010）串行序列检测器。 ① 状态分配 74175的功能表 次态表 若对该模6计数器重新分配如下的状态代码： S0=000，S1=001，S2=011，S3=111，S4=110，S5=100， 可推出次态方程和输出方程分别为 则状态图 打断堵塞循环序列的状态图 出现堵塞现象的原因是：在次态方程推导时，把无效状态作为任意项处理，没有确定的转移方 向。 无堵塞循环序列的逻辑电路 §5-3 用MSI实现同步时序电路 常用MSI时序模块 移位寄存器：74194（4位、并/串、双向） 多D触发器：74175 集成计数器：74163（模16、加法） 74162（模10、加法） 74161（模16、加法；与74163的区别是异步清0） 74192 （模10、加/减、异步清0与置数） 1、一般不必进行状态化简。 用计数器实现同步时序电路 用MSI实现同步时序电路的思路： 四D锁存器实现同步时序电路 2、根据所选择的MSI器件来决定状态分配和导出激励方程和输出方程。 （1）确定原始状态图 电路需要记忆的状态有8个： S0：初态x=0，z=0 S1：第1个码元“1” ，z=0 S2：“11”，z=0 S3：“111”，z=0 S4：“1110”，z=0 S5：“11100”，z=0 S6：“111001”，z=0 S7：“1110010”， z=1 （2）利用集成计数器74163实现 激励方程的导出需要通过分 析其编码状态图（表），弄 清在每一种现态下要实现何 种状态转换，要实现这些状 态转换，需要MSI时序模块做 怎样的一些操作，把所有分 析的结果填入MSI时序模块 的操作表。 再由操作表来分析执行相 关操作MSI器件的各控制 输入端应加什么样的激励 信号，从而推导出MSI器件 的各控制输入端的激励方 程。 以MSI时序模块为核心 来实现同步时序电路 的关键仍然是要导出 MSI器件的各控制输入 端的激励方程。 原始状态图 编码后的状态图 操作表 根据所选择的 MSI器件来决 定状态分配 状态分配表 因此可设： S0——000， S4——100， S1——001， S5——101， S2——010， S6——110 S3——011， S7——111 状态分配表 特点： S0→S1→S2→S3→S4 →S5→S6→S7 编码状态图 代入 ② 画操作表 计数操作 保持操作 预置操作 操作表 计数操作 ③ 求74163控制端 、置数端 、 并行数据输入端D2D1D0的函数表达式 （因为74163执行何种操作是由 、 及 共同决定的） D2D1D0 当