FPGA及系统设计技术报告.pptx

FPGA技术及数字系统设计;基于FPGA的数字系统概述 FPGA系统的设计流程及注意事项 FPGA系统设计的基本原则 FPGA设计中的时序分析及异步设计注意事项 总结 后续讨论 设计参考（To Be Updated） ;基于FPGA的数字系统概述;FPGA的发展现状;FPGA 市场占有率最高的两大公司Xilinx公司和Altera 生产的FPGA 都是基于SRAM 工艺的，需要在使用时外接一个片外存储器以保存程序。上电时，FPGA 将外部存储器中的数据读入片内RAM，完成配置后，进入工作状态；掉电后FPGA 恢复为白片，内部逻辑消失。这样FPGA 不仅能反复使用，还无需专门的FPGA编程器，只需通用的EPROM、PROM 编程器即可。 Actel、QuickLogic 等公司还提供反熔丝技术的FPGA，具有抗辐射、耐高低温、低功耗和速度快等优点，在军品和航空航天领域中应用较多，但这种FPGA 不能重复擦写，开发初期比较麻烦，费用也比较昂贵。Lattice 是ISP 技术的发明者，在小规模PLD 应用上有一定的特色。早期的Xilinx公司产品一般不涉及军品和宇航级市场，但目前已经有多款产品进入该类领域。;Altera的代表产品;Virtex-7 终极系统集成平台 高性能逻辑单元 集成Dual Cortex A9 Core 原型验证平台 Z7 Virtex-6 Virtex-6 LX 高性能逻辑 Virtex-6 SX 超高性能信号处理 Virtex-6 FX 嵌入式处理和串行连接功能 Spantan 3 成本最低的FPGA Spantan-3 以IO为核心 Spantan-3E 以门电路为核心 Spantan-3L 低功耗 CoolRunner-II 成本最低、功耗最低的CPLD CoolRunner-II具有多达512个宏单元 CoolRunner-IIA具有附加的IO组合最小的封装 ;FPGA与ASIC的对比;接口逻辑控制 提供前所未有的灵活性 ISA、PCI、PCI Express、PS2/UART/I2C/SPI/SDIO、USB2.0/3.0、VGA/HDMI等接口控制器 SDRAM、DDR SDRAM、QDR SDRAM、NAND Flash、NOR Flash等接口控制器 电平转换、LVDS、TTL、CMOS、SSTL等 高速信号处理（DSP）提供前所未有的计算力 无线通信领域，如软件无线电（SDR） 视频图像处理领域，如高清数字电视（HDTV） 军事和航空领域，如雷达、声纳 ;其他应用领域 汽车，如网关控制器/车用PC，远程信息处理系统 军事，如安全通信，雷达和声纳，卫星通信，电子战 测试和测量，如通信测试和监测，半导体自动测试设备，通用仪表仪器 消费产品，如显示器/投影仪，数字电视/机顶盒，家庭网络 医疗，如超声设备，生命科学等 通信设备，如蜂窝基础设施，宽带无线通信;ALTERA FPGA系统设计流程（上）;ALTERA FPGA系统设计流程（下）;XILINX FPGA系统设计流程（上）;XILINX FPGA系统设计流程（下）;FPGA设计流程及注意事项;设计文档;设计文档的内容;软件思维-硬件思维的转变;时序的设计;设计规范化;文件的头信息;端口;设计中注意事项－软件设计;设计中注意事项－软件设计;关于寄存输入和寄存输出;HDL描述方式（管脚输入信号处理）;HDL描述方式（管脚输出信号处理）;设计中注意事项-硬件设计;设计中注意事项-硬件设计;设计中注意事项-硬件设计;选型指南;FPGA设计的基本原则;乒乓结构和流水线设计 异步时钟的处理 同步状态机的设计 毛刺的消除;乒乓操作;乒乓操作的处理流程;数据通道—多级RAM乒乓结构;流水线操作;流水线操作;流水线操作（STA）;解决方式（PIPELINE技术）;流水线技术;乒乓结构和流水线设计 异步时钟的处理 同步状态机的设计 毛刺的消除;数字电路中,时钟是整个电路最重要、最特殊的信号。 第一, 系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错. 第二, 时钟信号通常是系统中频率最高的信号. 第三, 时钟信号通常是负载最重的信号, 所以要合理分配负载。出于这样的考虑在FPGA这类可编程器件内部一般都设有数量不等的专门用于系统时钟驱动的全局时钟网络。这类网络的特点是： 负载能力特别强, 任何一个全局时钟驱动线都可以驱动芯片内部的触发器; 时延差特别小; 时钟信号波形畸变小, 工作可靠性好。 ; 因此, 在FPGA设计中最好的时钟方案是: 由专用的全局时钟输入引脚驱动单个主时钟去控制设计项目中的每一个触发器。同步设计时, 全局时钟输入一般都接在器件的时钟端, 否则会使其性能受到