常用时序逻辑电路及MSI时序电路模块的应用分析.pptVIP

数字电路 选用4个CP上升沿触发的D触发器，分别用FF0、FF1、FF2 、FF3表示。 2、十进制异步计数器 状态图 输出方程： 十进制异步加法计数器 时序图 时钟方程 选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。 状态方程 比较，得驱动方程： 电路图 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 十进制异步减法计数器 选用4个CP上升沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 状态图 输出方程： 时序图 时钟方程 选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。 状态方程 比较，得驱动方程： 电路图 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 集成十进制异步计数器74LS90 (三) N进制计数器 1、用同步清零端或置数端归零构成N进置计数器 2、用异步清零端或置数端归零构成N进置计数器 （1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。 在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。 （3）画连线图。 SN-1＝S12-1＝S11＝1011 （2）求归零逻辑。 例 D0～D3可随意处理 D0～D3必须都接0 用74LS197来构成一个十二进制计数器。 （1）写出状态SN的二进制代码。 （3）画连线图。 SN＝S12＝1100 （2）求归零逻辑。 例 D0～D3可随意处理 D0～D3必须都接0 用74LS161来构成一个十二进制计数器。 SN＝S12＝1100 例 D0～D3可随意处理 D0～D3必须都接0 SN-1＝S11＝1011 3、计数器容量的扩展 异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 100进制计数器 * 第5章 常用时序逻辑电路及MSI时序电路模块的应用 计数器 寄存器 退出 计数器 二进制计数器 退出 十进制计数器 N进制计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ (一) 二进制计数器 1、二进制同步计数器 3位二进制同步加法计数器 选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 状态图 输出方程： 时钟方程： 时序图 电路图 由于没有无效状态，电路能自启动。 推广到n位二进制同步加法计数器 驱动方程 输出方程 3位二进制同步减法计数器 选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 状态图 输出方程： 时钟方程： 时序图 电路图 由于没有无效状态，电路能自启动。 推广到n位二进制同步减法计数器 驱动方程 输出方程 3位二进制同步可逆计数器 设用U/D表示加减控制信号，且U/D＝0时作加计数，U/D ＝1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。 输出方程 电路图 4位集成二进制同步加法计数器74LS161/163 ①CR=0时异步清零。 ②CR=1、LD=0时同步置数。 ③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。 ④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。 74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。 双4位集成二进制同步加法计数器CC4520 ①CR=1时，异步清零。 ②CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。 ③CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。 ④CR=0、EN=0或CR=0、CP=1