第五常用时序逻辑电路及其应用分析.pptVIP

第五章 常用时序集成电路及其应用 第一节 计数器 第一节 计数器 第一节 计数器 一、四位二进制同步计数器 比较四位二进制同步计数器 第二节 计数器 第二节 计数器 QD 74LS290 R0（1） CPA R0(1) QA QB QC R0(2) S9(1) S9(2) CPB R0（2） S9（1） S9（2） QD QA QB QC CPA CPB 例 1：采用74290 设计M=6计数器。 方法一：利用R端 0 0 0 0 0 1 1 0 0 0 2 0 1 0 0 3 1 1 0 0 4 0 0 1 0 5 1 0 1 0 6 0 1 1 0 0110 0 0 0 0 M=6 态序表 N QA QB QC QD QD 74LS290 R0（1） CPA R0(1) QA QB QC R0(2) S9(1) S9(2) CPB R0（2） S9（1） S9（2） QD QA QB QC 例 2：采用74290 设计M=7计数器。 M=7 态序表 N QA QB QC QD 0 0 0 0 0 1 1 0 0 0 2 0 1 0 0 3 1 1 0 0 4 0 0 1 0 5 1 0 1 0 6 0 1 1 0 7 1 0 0 1 方法二：利用S 端 0110 1 0 0 1 CPA CPB 例 3：用74290 设计M=10计数器。 M=10 态序表 N QAQDQC QB 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 要求：采用5421码计数 f QD 74LS290 R0（1） CPA R0(1) QA QB QC R0(2) S9(1) S9(2) CPB R0（2） S9（1） S9（2） QD QA QB QC CPA CPB CPA 74LS290（2） R0（1） CPA CPB R0（2） S9（1） S9（2） QD QA QB QC CPB CPA 74LS290（1） R0（1） CPA CPB R0（2） S9（1） S9（2） QD QA QB QC CPB Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 例 4：用74290 设计M=88计数器。 方法三：采用两片74290级联 0 1 寄存器 移位寄存器 单向移位寄存器 双向移位寄存器 第三节 寄存器 用来存放数据 一、寄存器的分类 R=0时，表示此信号为低电平时，四个触发器的输出为零，是异步清除。 （一）中规模寄存器74175 四个触发器构成的寄存器。 CP信号是时钟，且上升沿有效。 1.逻辑符号 2.功能 二、寄存器 假设4是低位寄存器，1是高位寄存器。 由D触发器的特性方程可知： 在移位脉冲的作用下，低位触发器的状态送给高位，作为高位的次态输出。 左移寄存器 欲存入数码1011： 1 0 1 1 采用串行输入 只有一个数据输入端 ？ 解决的办法： 在 4个移位脉冲的作用下 ，依次送入数码。 左移寄存器： 先送高位，后送低位。 右移寄存器： 先送低位，后送高位。 由于该电路为一左移寄存器，数码输入顺序为： 1 0 1 1 欲存入数码1011，即D1D2D3D4= 1011 1 0 1 1 74LS195 R J LD K R LOAD CP Q0 Q1 Q2 Q3 D0 CP Q3 J D1 D2 D3 K Q0 Q1 Q2 Q3 Q3 D0 D1 D2 D3 2. 功能 1. 逻辑符号 （二）四位单向移位寄存器74195 (1) 清零：信号R=0时,将输出寄存器置“0000” (当低电平时。 (2) 送数： LOAD=0时（低电平），CP的上升沿到，将输入端数据送到输出，即当R=1，，当CP ? 时，执行并行送数。 (3) 右移：即当R=1，LOAD=1时， CP上升沿时，将输出端数据向高位移一次，即当CP ? 时，执行右移： 输出Q0由J、K决定