基于fpga的电子钟的设计-大学毕设论文.docVIP

学士学位论文 论文题目: 基于FPGA的数字钟的设计 院(部)名 称: 电气信息工程学院 学 生 姓 名: 专 业: 测控技术与仪器 学 号: 指导教师姓名: 论文提交时间: 2012年4月 25 日 论文答辩时间: 2010年5月 6 日 学位授予时间: 摘 要 本设计为一个多功能的数字钟，具有时间日期显示功能，以24小时循环计数；具有校时、跑表以及任意时刻闹钟功能。 本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述手段设计文件，在Quartus ii工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统主要由主分频模块、控制模块、时间及其设置模块、时间显示动态位选模块、显示模块、秒表模块、日期显示与设置模块、闹钟模块等8个模块组成。本系统能够完成日期和时间的分别显示，由按键输入进行数字钟的校时、清零、启停功能。 关键词：数字钟，硬件描述语言，VerilogHDL，FPGA ABSTRACT This design for