数电复习提纲(康华光第五).pptVIP

复习要点 第一章　数字逻辑概论 数字信号与模拟信号的概念 进制与码制 二进制、八进制、十进制、十六进制之间的转换 8421BCD码、格雷码（十进制数与8421BCD码转换） 三种基本逻辑运算、复合逻辑 与、或、非运算、异或、同或 逻辑函数表示方法及其相互转换 逻辑图、逻辑函数、真值表、卡诺图、时序（波形）图 原码、反码、补码 正数、负数的补码 第二章　逻辑代数 基本公式、常用公式、基本规则 反演规则,对偶规则,代入规则 例:写出下列逻辑函数的对偶式及反函数 （要求直接用对偶规则和反演规则写） 逻辑函数的公式化简法 逻辑函数的卡诺图化简法 最小项、n变量最小项个数、性质，几何相邻、逻辑相邻，无关项 卡诺图化简规律、画圈原则，具有约束项的函数化简 第二章　逻辑代数 例：用卡诺图方法化简 硬件描述语言Verilog基础 Verilog程序的基本结构 第三章　逻辑门电路　 定性理解 OD门、OC门、线与的概念，三态门（总线传输） 了解正负逻辑、双向传输门； 门电路多余输入端的处理 与门、与非门的多余输入端接高电平（“1”） 或门、或非门的多余输入端接低电平（“0”） TTL电路多余的输入端悬空表示输入为高电平； CMOS电路多余的输入端绝对不允许悬空，否则电路将不能正常工作。应根据需要接地或接高电平。 第四章　组合逻辑电路 组合逻辑电路概念、特点 分析和设计方法 由基本逻辑门组成或由集成器件组成的组合电路 竞争冒险 识别方法（表达式一定条件下出现 就有可能） 消除方法 第四章　组合逻辑电路 分析和设计方法 由基本逻辑门组成或由集成器件组成的组合电路 集成组合器件 编码器：什么是编码？什么是优先编码？ 编码输出（原码、反码）, 4线-2线、8线-3线优先编码器 译码器/数据分配器：74138,使能端有效时 数据选择器：74HC151 数值比较器 算术运算电路 集成组合器件应用 二进制译码器和数据选择器均能作为通用器件来实现一般组合逻辑电路（如：产生逻辑函数），掌握各自的设计方法和特点。 第五章　锁存器和触发器 锁存器与触发器概念、特性 锁存器：对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器：对脉冲边沿敏感的存储电路，在时钟脉冲的上升或下降沿的变化瞬间改变状态 基本SR锁存器：与非门构成、或非门构成，有效信号、 约束条件，功能 SR触发器、D触发器、JK触发器、T和T′触发器（特性方程） 现态、次态的概念，给出现态求次态，给出现态、次态求驱动信号 逻辑功能的描述方法：状态转换表、状态方程、状态图、时序图、功能表、（画波形图） 各类触发器间的转换 第五章　锁存器和触发器 触发器的比较 第六章　时序逻辑电路 时序逻辑电路的概念、特点 不仅与当前输入信号有关，而且与电路原来的状态有关 电路由组合电路和存储电路组成。 电路存在反馈 时序电路功能的表达方法 逻辑方程组、状态表、状态图、时序图 分析和设计方法 同步时序电路的分析 同步时序电路的设计 异步时序电路的分析 异步时序电路的设计 第六章　时序逻辑电路 例：试分析图示时序电路逻辑功能，写出触发器驱动方程、电路的状态方程和输出方程，列出状态表，画出状态图。 第六章　时序逻辑电路 第六章　时序逻辑电路 第六章　时序逻辑电路 第六章　时序逻辑电路 集成时序器件 数码寄存器、移位寄存器 计数器 区别计数器位数、计数器的进制数、所用触发器个数 同步二进制加/减法计数器、异步二进制加/减计数器 环形计数器、扭环形计数器 用集成计数器构成任意进制计数器 反馈清零法 异步清零法、同步清零法 反馈置数法 异步置数法、同步置数法 第六章　时序逻辑电路 用集成计数器构成任意N进制计数器小结 第六章　时序逻辑电路 用集成计数器构成任意N进制计数器小结 第六章　时序逻辑电路 计数器应用 计数、计时 分频：从较高频率的输入信号得到较低频率的输出信号的过程 脉冲分配：一种能够在周期时钟脉冲作用下输出各种节拍脉冲的数字电路，也称节拍产生器。 产生周期序列信号 利用计数器的状态循环特性和数据选择器(或其它组合逻辑器件)，可以实现计数型周期序列产生器。 计数器的模数M等于序列的周期，计数器的状态输出作为数据选择器的地址变量，要产生的序列作为数据选择器的数据输入，数据选择器的输出即为输出序列。 第六章　时序逻辑电路 第六章　时序逻辑电路 第八章　脉冲波形的变换与产生 555时基电路结构、工作原理 用555时基电路构成 单稳态触发器：一个稳态，一个暂稳态，暂稳态的持续时间仅取决于RC电路的参数值。（应用） 施密特触发器：两种