南邮版图复习(鲍).pptx

模拟设计流程;模拟设计流程;数字设计流程;数字设计流程; 第三部分：版图的准备; 第三部分：版图的准备;MOS管 书194~218 （包括书后习题）;第二部分：版图设计基础;第二部分：版图设计基础;MOS管;CMOS闩锁效应;当N阱或者衬底上的电流足够大，使得R1或R2上的压降超过0.7V，就会使Q1或者Q2开启。 例如Q1开启，它会提供足够大的电流给R2，使得R2的压降达到0.7V，R2也会开启，反馈电流给Q1， 形成恶性循环，导致大部分的电流从VDD直接通过寄生晶体管到GND，而不是通过MOSFET的沟道。; ;MOS晶体管结构;3. CMOS 版图使用了合并器件从而节约了面积且减小了电容。 一个简单的二输入与非门（NAND）的版图。 PMOS阱共用，漏区共用，阱接触共用，NMOS共用;可以看出数字标准单元设计的规则： 电源线上方，地线下方，所有单元高度相同，便于首尾相连，可以使阱相互交叠，每个单元必须包括阱接触和衬底接触;MOS匹配 书213;匹配因素——栅极面积;匹配因素——栅氧化层厚度;匹配因素——沟道长度调制效应;匹配因素——方向;匹配因素——扩散和刻蚀效应;有源区上栅极接触孔引起的失配;沟道附近的扩散区 ;匹配因素——氢化作用;匹配因素——热效应和应力;MOS的共质心布局 书214;实例;二维交叉耦合;MOS匹配规则;MOS 晶体管的匹配规则;MOS 晶体管的匹配;;;Guard Ring;Coaxial Shielding;Differential Signal;Decoupled Power Rails;Stacked Power Rails;第二部分：版图设计基础;反相器、与非门、或非门的版图 书223~227 与非门、或非门可能是二或三输入 给版图画电路图、给电路图画版图;电阻 书132~144; 薄层导体的电阻R 与L/W成正比，当L=W时，有R=ρ/d。 定义比例系数ρ/d 为方块电阻(用R□表示)，单位为欧姆。 ;3、电阻版图;（2）折弯型电阻版图大电阻;电阻包括 多晶电阻（高阻、低阻） 扩散电阻（有源区电阻） 阱电阻 金属电阻;多晶电阻版图;阱电阻版图;扩散区电阻版图;5、阱电阻和扩散电阻 阱是轻掺杂区，电阻率很高，可作大电阻，但精度不高。 阱电阻两端要重掺杂做接触孔 有源区可以做电阻和沟道电阻(在两层掺杂区之间的中间掺杂层，例如npn中的p型区)。; 阱电阻和扩散电阻要考虑衬底的电位，将P型衬底接最低电位，N型衬底接最高电位，使电阻区和衬底形成的PN结反偏。 例如，P+电阻做在N阱内，除电阻两端有接触孔外，阱内要增加接最高电位的接触孔。;（4）接触电阻;电阻版图设计技巧;MOS集成电路中的电容 书147~155 ;电容 1) 电容值计算 C=L*W*C0 2) 电容分类： poly电容 MIM电容 基于单位面积电容值 MOS电容 源漏接地，基于栅电容，C=W*L*Cox;1、MIM电容;;3 PIP电容;4 叠层电容器 MOM 利用metal1或第二层多晶硅覆盖在第一层多晶硅之上形成第三层极板，增大电容值。 ;失配的原因-----随机变化;电阻匹配;2、工艺偏差;电阻长度的选择： 设长度为20um 和40um的电阻 若多晶硅刻蚀造成ΔL=0.2um， 则实际长度比为(20.2)/(40.2)=0.503，造成0.5%的失配。因此， 把匹配电阻分成相同尺寸的电阻段消除工艺误差 ;4 刻蚀速率的变化;4 刻蚀速率的变化-电容;共质心版图;共质心版图;匹配电阻;各个电阻分成相同的段;共质心版图规则;二维共质心阵列;12 静电影响 ;电压调制;;静电屏蔽;器件匹配规则;电阻匹配规则 书141;电阻匹配规则;;;电阻匹配规则;;二 电容匹配规则 书153;;;;;失效机制;ESD静电放电 书165~168;;影响;防护措施; 天线效应 书210;防护措施：;模拟电路和数字电路的首要目标 模拟电路关注的是功能 1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现，所以需要手工处理 数字电路关注的是面积 1) 什么都是最小化 2) Astro、appollo等自动布局布线工具 ; 第四部分：版图设计艺术; 第四部分：版图设计艺术; 第四部分：版图设计艺术; 第四部分：版图设计艺术; 第四部分：版图设计艺术; 第四部分：版图设计艺