定时器计数技术概述.ppt

第8章 定时/计数技术 8.1 82C54的结构和外部引脚 8.1.1 82C54的功能 82C54既可作定时器，也可作计数器，所以称为 定时器/计数器； 82C54是一种能在微处理器的控制下，实现定时和 计数功能的外围电路； 内部有3个独立的16位减计数器，即包括3个16位的 计数通道，每个计数器都具有相同的结构； 可以通过编程选择某一个计数器工作，选择某一个 计数器按照6种工作方式中的哪一种方式工作都可以。 8.1.2 82C54的内部结构 82C54的内部由3个独立的计数器、内部总线、数据总线缓冲器、读/写控制逻辑电路和控制字寄存器组成。 本章思考题与习题思考题：1、2、4、8、9题作业： 第5、6、10、11题 * * 8.1 82C54的结构和外部引脚 8.2 82C54的控制字 8.3 82C54的工作方式及应用 8.4 定时器/计数器8253 每个计数器的结构完全相同，均主要由如下几个部件组成： 16位减计数部件CE，它可以分成两个8位的同步减计数器， 可以只选择高8位的减计数器工作，也可以只选择低8位的减计数 器工作。 16位的初值寄存器CR，由高8位初值寄存器CRH和低8位初值 寄存器CRL组成。 16位的输出锁存寄存器OL，由高8位输出锁存寄存器OLH和低 8位输出锁存寄存器OLL组成。 1．3个独立的计数器 各部件的主要功能如下： （1）初值寄存器CR 计数开始前，写入的 计数初值存于初值寄存器 CR中，同时内部自动将初 值传送给减计数部件CE。 （2）输出锁存器OL 输出锁存器OL用于锁存 减计数器的数值。 （3）控制字寄存器 （4）状态寄存器 状态寄存器寄存计数器 当前的状态值。 数据 总线 缓冲器 读 / 写 控制逻辑 控制 寄存器 计数器 0 计数器 1 计数器 2 O O O CLK2 GATE2 OUT2 D0 D7 ~ RD WR A0 A1 CS CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 图8-1 82C54的内部结构图 内部总线 二进制 256 00H ?? 只用低8位CRL 十进制（BCD） 10 10H ?? 只用低8位CRL 二进制 16 10H ?? 只用低8位CRL 二进制 65536 00H 00H 16位 二进制 65535 FFH FFH 16位 十进制（BCD） 10000 00H 00H 16位 十进制（BCD） 100 00H 01H 16位 二进制 256 00H 01H 16位 计数制 计数初值 CRL CRH 计数选择 表8-1 计数初值寄存器CR的值及对应的计数初值 3．数据总线缓冲器 数据总线缓冲器是8位双向三态的缓冲器，它位于内部与外部 数据总线之间。 5．读／写控制逻辑 读／写控制逻辑的功能是接收来自CPU的控制信号。 2．内部总线 内部总线是连接各部件的公共通道 4．控制字寄存器 8.1.3 82C54的外部引脚 1．与CPU一侧的接口信号 （1）D0～D7，三态双向数据线。 （2） ，片选信号，输入。 （3） ，写信号，输入。 （4） ，读信号，输入。 （5）A1、A0，地址输入线。用于寻址82C54内部的4个端口。 2．与外部设备的接口信号 （1）CLK，时钟脉冲输入 端， CLK0、CLK1、CLK2。 （2）GATE，门控输入端， GATE0、GATE1、GATE2。 （3）OUT，计数输出端， OUT0、OUT1、OUT2。 1 2 3 4 5 6 7 8 22 23 19 21 D7 D6 D5 D4 D3 D2 D1 D0 RD WR A0 A1 CS CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2 VCC GND 图12-3 82C54的引脚信号图 9 11 10 15 14 13 18 16 17 24 12 82C54 图8-4 门控输入端GATE功能的示意图 减计数器 CLKi OUTi GATEi 表8-3 82C54控制信号的组合功能表 读计数器2 0 1 1 0 0 读计数器1 1 0 1 0 0 读计数器0 0 0 1 0 0 写控制寄存器 1 1 0 1 0