示波器的实现.docxVIP

实现 基本任务是采集模拟信号并把它显示在VGA上。这个任务的执行分为几个阶段。图2显示了一个分立的模块所形成的示波器。 图2说明信号流和模块在FPGA中实现的。 在图2中,黑色边框的块是在FPGA中实现的。模拟信号的采样是ADC块完成的。压缩机模块降低ADC的动态信号的变化范围以支持VGA显示。这模块还处理示波器的附加功能。示波器模块缓冲数据和处理VGA输出块。VGA块缓冲区的数据再次VGA显示器上显示。 图3说明了这个项目的核心部分。其余部分原理图初始化现有驱动IP核，比如VGA / ADC模块和锁相环块。 图3部分quartusu顶层原理图实现示波器的核心部分 每一块在FPGA中的实现在以下小节说明。 模数转换 信号转换子板(THDB_ADA)Terasic用于采样模拟信号。子板表面对应DE2的外设接口,并且提供14-bit分辨率和数据转换速率达65MHz。 子板的采集样本的IP核从实验中获得的。然而,IP块只实现了驱动程序从子板的一个通道获取数据。子板在硬件上支持第二个通道和连接的存在。第二个通道的实体连接来自子板的数据表，通过使用图4和图5中引出来的GPIO来加入IP核。 除了输入/输出添加到IP核心,下面的代码行添加到ADC IP块。 assign adc_a = {GPIO_0_TEMP[17], GPIO_0_TEMP[19], GPIO_0_TEMP[20], GPIO_0_TEMP[21],GPIO_0_TEMP[22], GPIO_0_TEMP[23], GPIO_0_TEMP[24],GPIO_0_TEMP[25], GPIO_0_TEMP[26],GPIO_0_TEMP[27], GPIO_0_TEMP[28], GPIO_0_TEMP[29], GPIO_0_TEMP[30], GPIO_0_TEMP[31]};// Above line assigns the output adc_a with the signals taken from the GPIO header in datasheetassign GPIO_0_TEMP[35] = 0; // Channel A Enabled 附录C ADC块 下面的代码ADC模块的驱动程序是带有第二通道的。 // CODE TO INTERFACE WITH THE DSP BOARDmodule dsp(GPIO_0_TEMP, // GPIO Connection 0GPIO_1_TEMP, // GPIO Connection 1adc_b, // Output Data from ADC Badc_a, // Output Data from ADC A //ZLKdac_b, // Input Data towards DAC BCLK_DAC, // DAC Sampling clockCLK_ADC); // ADC Sampling clock//////////////////////// GPIO ////////////////////////////////inout [35:0] GPIO_0_TEMP; // GPIO Connection 0inout [35:0] GPIO_1_TEMP; // GPIO Connection 1//////////////////////// ADC DAC I/O ////////////////////////////output [13:0]adc_b;output [13:0]adc_a; //ZLKinput [13:0]dac_b;//////////////////// SAMPLING FREQUENCIES ///////////////////////input CLK_DAC, CLK_ADC;/////////////////// GPIO MAPPING ////////////////////////assign adc_b ={GPIO_0_TEMP[15],GPIO_0_TEMP[13],GPIO_0_TEMP[14],GPIO_0_TEMP[12],GPIO_0_TEMP[11],GPIO_0_TEMP[9],GPIO_0_TEMP[10],GPIO_0_TEMP[8],GPIO_0_TEMP[7],GPIO_0_TEMP[5],GPIO_0_TEMP[6],GPIO_0_TEMP[4],GPIO_0_TEMP[3],GPIO_0_TEMP[1]};assign adc_a ={GPIO_0_TEMP[31],GPIO_0_TEMP[29],GPIO_0_TEMP[30],GPIO_0