数字逻辑习题分析.docxVIP

第一章 1.1 将下列二进制数转换为等值的十进制数和十六进制数。 （ 100010111 ） 2 ；（ 1101101 ） 2 ；（ 0） 2 ；（ 11.001 ） 2 。 1.2 将下列十六进制数转换为等值的二进制数和十进制数。 （ 8C ） 16 ；（ 3D.BE ） 16 ；（ 8F .FF ） 16 ；（ 10.00 ） 16 。 1.3 将下列十进制数转换为等值的二进制数和十六进制数。 （ 37 ） 10 ；（ 51 ） 10 ；（ 25.25 ） 10 ；（ 0.75 ） 10 。 1.4 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或式。 （ 1 ） （ 2 ） （ 3 ） （ 4 ） （ 5 ） 1.5 将下列函数化为最小项表达式。 （ 1 ） （ 2 ） （ 3 ） 1.6 用卡诺图化简法将下列逻辑函数化为最简与或式。 （ 1 ） （ 2 ） （ 3 ） （ 4 ） （ 5 ） ，约束条件为 1.7 逻辑代数中三种最基本的逻辑运算是什么？ 1.8 任意两个不同的最小项之积 恒为 。 1.9 逻辑变量 A 、 B 、 C 的全部最小项之和恒为 。 1.10 8421BCD 码（）对应的余 3 码 为 。 1.11 函数 的最简与或式是 。 ; ; ; ; 1.12 的原函数 。 ; ; 1.13 以下的逻辑式中，正确的是 。 则 则 第二章 2.1 在逻辑电路中，以 1 表示高电平，以 0 表示低电平的逻辑关系称为 逻辑。 2.2 用于实现基本逻辑运算的电子电路通称为 。 2.3 要封锁一个或门（即输出恒为高电平），可将其中一个输入端接 电平。 2.4 要封锁一个与门（即输出恒为低电平），可将其中一个输入端接 电平。 2.5 三态输出门电路的三种输出状态是 、 和 。 2.6 输出能实现线与（即输出端并联）的门电路有 。 2.7 若将 8 个三态门的输出端共用一条数据线，则在任何时刻应至少有 个三态门的输出端处于高阻状态。 2.8 二极管门电路如下图所示，已知二极管 、 的导通压降为 ，当 时，输出 是 。 2.9 在下列各 TTL 门电路中， 的是图 。 a b c d 2.10 在下列各 TTL 门电路中，输出可以线与（输出端并联）的是图 。 ? 2.11 在下列各电路中，不能正常工作的是图 。 ????????????????a?????????????? b??????????????????? c????????????????????? d ? 2.12 下图所示的 CMOS 逻辑门电路的输出表达式是 。 2.13 假设下图所示逻辑门电路中各管均工作在开关状态，则输出表达式为 。 2.14 写出下图 (a) 所示电路输出 Y 的表达式，并画出波形于图 ( b ) 中。 ? 第三章 3.1在数字电路中，任何时刻电路的稳定输出，仅仅只决定于该时刻各个输入变量的取值，这样的电路称为 。 3.2 组合逻辑电路中，不包含存储信号的 元件，它一般是由各种 组合而成。 3.3 组成组合逻辑电路的是 。 a . 门电路； b . 触发器； c . 定时器 555 ； d . 单稳态触发器 3.4 组合逻辑电路的输出状态决定于 。 a . 输入变量的组合 b . 输入变量和原来的输出状态的组合； c . 输入变量和原来的输出状态的与 d . 输入变量和原来的输出状态的或 3.5 电路如下图 ( a )( b ) 所示，试写出其逻辑表达式。 3.6 电路如下图所示，写出其逻辑表达式，列出真值表，说明其功能。 3.7 某双 4 选 1 数据选择器的功能如下表所示，接成的电路如下 图 所示。分析电路功能，写出输出逻辑函数 的表达式，并用最小项之和 的形式表示。 4 选 1 数据选择器功能表 选通 地 址 输出 1 × × 0 0 0 0 0 0 1 0 1 0 0 1 1 ? 3.8 已知输入为 8421BCD 码，要求当输入小于 5 时，输出为输入数加 2 ，当输入大于等于 5 时，输出为输入数加 6 。试用一片如下图所示的四位二进制加法器及与非门实现此电路。要求写出必要的设计过程，并出画逻辑图。（说明 A 0 ~A 3 为被加数， B 0 ~B 3 为加数， S 0 ~S 3 为和， C I 为低位进位， C O 为进位） 3.9 由 3 线 / 8 线译码器组成的电路如下图所示，该电路实现何种逻辑功能？ 3.10 某组合逻辑电路