数电 5.ppt

第六章 时序逻辑电路 6.1 概述 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入， 还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加。 2. 电路结构上: ①包含存储电路和组合电路; ②存储器状态和输入变量共同 决定输出。 二、时序电路的一般结构形式与功能描述方法 时序逻辑电路可以用三个方程组来描述： 三、时序电路的分类 1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk, 状态变化发生在同一时刻。 异步：没有统一的clk, 触发器状态的变化有先有后。 6.2 时序电路的分析方法 6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能，即找出在输入 和CLK作用下，电路的次态和输出。 例1： 6.2.2 时序电路的状态转换表、状态转换图、状态 机流程图和时序图 一、状态转换表 二、状态转换图 三、状态机流程图（State Machine Chart） 四、时序图 例2： （4）列状态转换表： *6.2.3 异步时序逻辑电路的分析方法 各触发器的时钟不是同时产生的。 例： 6.3 若干常用的时序逻辑电路 6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码；N位寄存器由N个触发器组成，可存放一组N位二值代码。 例：用维-阻触发器结构的74HC175 二、移位寄存器（代码在寄存器中可以左/右移动） 具有存储 + 移位功能 器件实例：74LS194A，可实现左/右移，并行输入，保持，异步置零等功能 扩展应用（4位 8位） 6.3.2 计数器 计数器可用于计数、分频、定时、产生节拍脉冲等。 一、同步计数器 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法 运算规则可知：在多位二进 制数末位加1，若第i位以下 皆为1时，则第i位应翻转。 由此得出规律，若用T触 发器构成加法计数器，则第i 位触发器输入端Ti的逻辑式应 为： 器件实例：74161 ②同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 由此得出规律，若用T触发器构成减法计数器，则第i位触发器输入端Ti的逻辑式应为： a.单时钟方式 加/减脉冲用同一输入端，由 加/减控制线的高低电平决定加/减。 器件实例：74LS191（用T触发器） b.双时钟方式 器件实例：74LS193（采用T触发器，并取T=1） 2. 同步十进制计数器 ①十进制加法计数器 基本原理：在四位二进制计数器基础上修改，当计数到1001时，则在下一个CLK，电路状态回到0000。 器件实例：同步十进制加法计数器74 160 ②十进制减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ③十进制可逆计数器(加/减计数器) 基本原理一致，电路只用到0000~1001的十个状态。 器件实例： 单时钟：74190, 74168 双时钟：74192 二. 异步计数器 1. 二进制计数器 ①异步二进制加法计数器： ②异步二进制减法计数器： 在末位-1时，从低位到高位逐位借位的方式工作。 原则：每1位从“0”变“1”时，向高位发出借位，使高位翻转。 2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成，要跳过1010 ~ 1111这六个状态。 器件实例：二－五－十进制异步计数器74LS290 三、任意进制计数器的构成方法 1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 例：将十进制的74160接成六进制计数器 例：将十进制的74160接成六进制计数器 置数法 (a)置入0000 (b)置入1001 2. N M ①M=N1×N2 先用前面的方